[發明專利]半導體器件的著片多晶硅接觸結構及柵極結構的制造方法

無效

• 申請號: 200610119126.6
• 申請日: 2006-12-01
• 公開（公告）號: CN101192569A
• 公開（公告）日: 2008-06-04
• 發明（設計）人: 三重野;文健
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/822
• 分類號: H01L21/822;H01L21/768;H01L21/60;H01L21/28
• 代理公司: 北京東方億思知識產權代理有限責任公司
• 代理人: 王安武

技術領域

本發明涉及集成電路及其用于半導體器件制造的處理。更具體地，本發明提供用于制造接觸結構及柵極結構的方法和器件，其中所述接觸結構例如是用于半導體器件的著片焊盤(landing?pad)結構。本發明已經被應用于先進集成電路器件的制造，這僅僅是為了示例，然而應該認識到本發明具有更加廣泛的可應用性。

背景技術

集成電路已經從制造在單個硅芯片上的少數的互連器件發展到數百萬個器件。當前的集成電路所提供的性能和復雜度已遠遠超過了當初的想象。為了實現復雜度和電路密度(即，能夠被安裝到給定芯片面積上的器件的數量)的提高，對于每一代集成電路，最小器件線寬的尺寸(也被稱為器件“幾何”)變得越來越小。

不斷增大的電路密度已不僅提高了集成電路的復雜度和性能，而且也為客戶提供了更低成本的部件。集成電路或者芯片制造設備常常可能花費成百上千萬，甚至十幾億美元。每一套制造設備具有一定的晶片生產量，每片晶片上將會有一定數量的集成電路。因此，通過制造越來越小的個體集成電路器件，在每一個晶片上可以制造更多的器件，這樣就可以增加制造設備的產量。要使器件更小總是很有挑戰性的，因為每一種用于集成電路制造的工藝都存在限制。那也就是說，一種給定的工藝通常只能加工到某一特定的線寬尺寸，于是不是工藝就是器件布局需要被改變。此外，器件需要越來越快地進行設計，工藝限制伴隨某些傳統的工藝和材料而存在。

這樣的工藝的一個示例是用于存儲器器件的互連結構的制造。這樣的互連結構除了其他的之外還包括插塞、金屬化和其他的設計。雖然已經取得了明顯的改性，但是這樣的設計仍然具有許多限制。僅僅作為示例來說，這些設計必須變得越來越小，但是仍然需要與特定接觸點的精確對齊。此外，這些互連設計常常難以制造，并且通常需要復雜的制造工藝和結構，這導致低效率并可能由于“開路”或者“短路”導致低的產率。在本說明書中，更具體地將在下文中詳細描述這些和其他的限制。

從上面看出，用于處理半導體器件的改進技術是人們所需要的。

發明內容

根據本發明，提供了涉及集成電路及其用于半導體器件制造的處理的技術。更具體地，本發明提供用于制造接觸結構的方法和結構，其中所述接觸結構例如是用于半導體器件的著片焊盤結構。已經將本發明應用于先進集成電路器件的制造，這僅僅是為了示例，然而應該認識到本發明具有更加廣泛的可應用性。

在具體的實施例中，本發明提供了用于形成例如存儲器、邏輯電路的集成電路器件的方法。該方法包括提供包含表面區域的半導體襯底(例如硅晶片)，并形成覆蓋在表面區域上方的多晶硅層。優選地，多晶硅層用雜質進行摻雜，以提供導電特性。方法形成覆蓋在多晶硅層上方的覆蓋層(例如，氮化硅、氧氮化硅)。方法利用原子層沉積形成覆蓋在所述多晶硅層上方的Al₂O₃層，以形成包括多晶硅層、覆蓋層和Al₂O₃層的夾層結構。該方法包括圖案化夾層層，以形成多個柵極結構。每一個柵極結構包括多晶硅層的一部分、覆蓋層的一部分以及Al₂O₃層的一部分。該方法形成覆蓋在多個柵極結構上方的具有上表面的層間電介質材料(例如，硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟化硅玻璃(FSG))。方法還包括圖案化該層間電介質材料，以在部分層間電介質材料中形成開口，來暴露出每一個柵極結構，并且用多晶硅填充材料填充所述開口至層間電介質材料的上表面附近。優選地，填充材料利用雜質進行摻雜。該方法還進行化學機械拋光過程，以去除層間電介質層的一部分并同時去除多晶硅填充材料的一部分，并且持續化學機械拋光過程，直至Al₂O₃層覆蓋在柵極結構中的一個上方的部分已經被暴露出來為止。該方法利用Al₂O₃層中的若干部分作為拋光停止層，同時防止多晶硅層的任何部分的任何暴露。