[發明專利]金屬氧化物半導體場效應晶體管及其制作方法

無效

• 申請號: 200610116943.6
• 申請日: 2006-10-09
• 公開（公告）號: CN101162733A
• 公開（公告）日: 2008-04-16
• 發明（設計）人: 雷明
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 王素萍

技術領域

本發明涉及一種半導體器件，尤其涉及高壓制程中隔離漏電的金屬氧化物半導體場效應晶體管(MOSFET：Metal?Oxide?Semiconductor?Field?EffectTransistor)及其制作方法。

背景技術

目前已有技術中，如圖4和圖4俯視圖的圖5所示，公開的金屬氧化物半導體場效應晶體管(下文稱為MOS場效應晶體管)組成一般包含介質層區、場氧化隔離區、主要由源區和漏區組成的有源區、阱區、金屬布線層以及鎢塞，其中場氧化隔離區使有源區之間隔離，場氧化隔離區下端有阱區而向上依次有介質層區和金屬布線層。

該組成存在的問題是：防止漏電的場氧化隔離區為提高市場競爭力而縮小單元面積將其保留得較薄，閾值電壓偏低，容易引起隔離漏電；尤其在高壓工序中，例如加在金屬布線層高壓而引起寄生場效應，導致MOS場效應晶體管導通；如果場氧化隔離區保留較厚，雖然提高了閾值電壓，但不僅低壓和高壓工序不能兼容，而且制造工序的難度加大，不容易改善器件的隔離效果。

發明內容

本發明所要解決的技術問題是提供一種能方便且有效地隔離漏電的MOS場效應晶體管及其制作方法。

為了達到上述目的，本發明的MOS場效應晶體管，包含介質層區、場氧化隔離區、主要由源區和漏區組成的有源區、阱區、金屬布線、以及鎢塞，其中場氧化隔離區使有源區之間隔離，氧化隔離區下端有阱區而向上依次有介質層區和金屬布線，本發明的特點是，多晶硅版圖設計時，在金屬布線和場氧化隔離區之間保留多晶硅浮柵層。

根據本發明的MOS場效應晶體管，在金屬布線和場氧化隔離區之間保留多晶硅浮柵層，形成多晶硅浮柵層屏蔽，因而提高了閾值電壓，減少了隔離漏電現象，滿足了器件的設計要求。

本發明的MOS場效應晶體管制作方法，依次包含氧化隔離區形成、阱形成、柵氧化層形成、多晶硅柵層形成、多晶硅柵圖形的形成、源漏區形成、鈦或鈷硅化物形成、金屬和硅柵間介質層形成、接觸孔形成、金屬布線形成工序，本發明的特點是，多晶硅柵圖形的形成工序中，設計多晶硅柵版圖時，在金屬布線層和場氧化隔離區之間保留多晶硅浮柵層。

根據本發明的MOS場效應晶體管制作方法，不需要增加特別的光刻板工序和工序步驟變動，只需多晶硅柵圖形的形成工序中，設計多晶硅柵版圖時，在金屬布線層和場氧化隔離區之間保留多晶硅浮柵層，就能形成建立多晶硅浮柵屏蔽的MOS場效應晶體管，提高其閾值電壓，顯著改善漏電隔離效果。

又，本發明的MOS場效應晶體管制作方法中，在現有工序中不僅在金屬布線層和場氧化隔離區之間保留多晶硅浮柵層，而且設有紫外光照工序的流程。

根據本發明的場效應晶體管的制作方法中，設有紫外線光照工序，則大幅度提高了MOS場效應晶體管的隔離效果。

總之，本發明的MOS場效應晶體管采用多晶硅浮柵，可在工序過程中減少場氧化隔離區的消耗，從而保留了較厚的場氧化隔離層，提高了MOS場效應晶體管的閾值電壓；多晶硅浮柵可以屏蔽多晶硅刻蝕以后的工序對MOS場效應晶體管溝道的影響；利用金屬層和多晶硅浮柵形成的耦合電容的特性，比已有技術的閾值電壓有大幅度提高，因此，有效地改善了器件的隔離效果。

附圖說明

圖1是本發明結構示意正視圖。

圖2是圖1的俯視圖。

圖3是本發明工序流程圖。

圖4是已有技術MOS場效應晶體管結構示意正視圖。

圖5是圖4的俯視圖。

附圖中：1-多晶硅柵層；2-介質層區；3-場氧化隔離區層；4-源區；5-漏區；6-阱區；7-金屬布線；8-鎢塞。

具體實施方式

下面結合附圖對本發明作進一步詳細的說明。

實施方式1

本發明的MOS場效應晶體管一般包含介質層區、場氧化隔離區、主要由源區和漏區組成的有源區、阱區、金屬布線、以及鎢塞，其中氧化隔離區使有源區之間隔離，氧化隔離區下端有阱區而向上依次有介質層區和金屬布線，但與圖4和圖5所示的已有MOS場效應晶體管不同，本發明的MOS場效應晶體管如圖1和圖2所示，在金屬布線7和場氧化隔離區3之間設置多晶硅浮柵層1。

根據本實施方式1，由于設置了多晶硅浮柵層，形成多晶硅浮柵層屏蔽，因而提高了閾值電壓，減少了隔離漏電現象，滿足了器件的設計要求。

實施方式2