[發明專利]雙鑲嵌結構的形成方法

有效

• 申請號: 200610116906.5
• 申請日: 2006-09-30
• 公開（公告）號: CN101154623A
• 公開（公告）日: 2008-04-02
• 發明（設計）人: 范瑾巍;趙永紅;高俊濤;王向東
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

技術領域

本發明涉及半導體制造技術領域，特別涉及一種雙鑲嵌結構的形成方法。

背景技術

隨著芯片加工向更高的芯片密度發展，芯片上器件集成密度的不斷增加，半導體制作過程中所用的材料和工藝有了很大的變化。為了配合元件縮小后所增加的互連線需求，兩層以上的多層金屬互連線的設計，成為超大規模集成電路技術所必須采用的方法。其中，進入0.18微米工藝技術后，考慮到芯片的不斷縮小導致的互連線寬度減小，引起的導線電阻增大的問題；以及導線間距縮小產生了更多的寄生電容，導致的RC信號延遲，芯片速度降低的問題，普遍采用了由電阻率更低的銅金屬和低介電常數(低k值，low?dielectricconstant)介電層共同組成的雙鑲嵌結構，其可有效減小金屬電阻及芯片的互連延遲。

所謂雙鑲嵌結構是通過在層間介電層內刻蝕形成通孔和溝槽，填充入導電材料，并利用化學機械研磨方法去除額外的導電材料，實現既能為每一金屬層產生通孔又能產生引線的結構。下面簡單介紹一種常用的雙鑲嵌結構的形成方法，圖1A至1E為說明傳統的雙鑲嵌結構形成方法的器件剖面示意圖，如圖1A所示，首先在要形成雙鑲嵌結構的襯底101上沉積一層刻蝕停止層102，該層通常采用氮化硅材料或含氮的碳硅化合物材料。然后，在該停止層102上沉積一層間介電層103，該層要求為低k值的介電材料層，可以是利用化學氣相沉積方法形成的氧化硅材料，也可以是利用旋涂方法將膠狀的氧化硅基材料涂布在襯底上，并烘烤成形的具有較低k值的多孔材料。

接著，在該介電層103上涂布光刻膠并進行圖形化處理，再以該光刻膠為掩膜對介電層103進行刻蝕形成通孔，圖1B為形成通孔后的器件剖面圖，如圖1B所示，在本步刻蝕工藝中，在通孔104的側壁處產生一些刻蝕后聚合物105，其會對后面的工藝產生不良影響，為此，美國專利6713402中，公開了一種在刻蝕后對襯底送入等離子體清洗室進行清洗以去除該刻蝕后殘留物的方法，但是該方法會對襯底本身有一定的損傷，并不可取。另外，在該步刻蝕工藝中，刻蝕停止層中的含氮化合物會在等離子體作用下與刻蝕氣體發生反應，在側壁層中形成氨類的化合物，其同樣會對后面的工藝產生不良影響，而該發明中的等離子清洗的方法并不能將側壁層中包含的氨類化合物去除干凈。

再接著，對襯底進行涂布光刻膠及圖形化出溝槽的處理。在溝槽形成工藝中，因受到前面刻蝕時殘留的聚合物及產生的氨類的化合物的影響，會產生一些不正常的現象。圖1C為本步光刻圖形化后的器件剖面示意圖，如圖1C所示，因光刻膠107在曝光后呈酸性，其在遇到聚合物和側壁層中的氨類的化合物時，會發生反應，結果導致顯影不完全，在邊角處留下了一些光刻膠的殘渣110。在顯微鏡下觀察，表現為光刻圖形的邊緣有彎曲和虛邊現象。即使在本步光刻前對襯底進行了上述的等離子清洗去除殘留聚合物的處理，但因通孔底部側壁層中氨類的化合物的存在，仍會出現這一問題，可稱之為光刻膠被毒化。

然后，以光刻圖形為掩膜進行溝槽的刻蝕，并在溝槽形成后，利用濕法腐蝕的方法將通孔底部的刻蝕停止層腐蝕去除并進行金屬化。圖1D為刻蝕形成溝槽后的器件剖面示意圖，如圖1D所示，由于圖形邊緣處光刻膠殘渣的存在，以光刻圖形為掩膜形成的溝槽108同樣也會在邊角處出現未刻蝕干凈的邊角物120，導致刻蝕不完全而引起溝槽圖形的變形。

圖1E為形成雙鑲嵌結構后的器件剖面示意圖，如圖1E所示，形成溝槽后，利用電化學鍍(ECP，Electro?Chemical?Plating)的方法在通孔和溝槽內填充銅金屬109，再利用化學機械研磨(CMP，Chemical?Mechanical?Polishing)的方法去除多余的金屬，并將其磨平，形成雙鑲嵌結構。但是，由于溝槽108出現了形變，其實際尺寸偏離了設計值，會導致銅的填充質量下降，在隨后進行的CMP工藝中，尤其對于尺寸較小的溝槽，易出現銅線斷裂的現象，如圖中130所示。在顯微鏡下觀察，表現為襯底表面金屬連線變細，甚至中斷，結果導致電路無法正常工作。