[發(fā)明專利]具有高性能及高密度設(shè)計(jì)的布局架構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 200610109340.3
• 申請(qǐng)日: 2006-08-10
• 公開(kāi)（公告）號(hào): CN101123250A
• 公開(kāi)（公告）日: 2008-02-13
• 發(fā)明（設(shè)計(jì)）人: 蔡裕文;吳政晃
• 申請(qǐng)（專利權(quán)）人: 智原科技股份有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L23/522
• 代理公司: 北京中原華和知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 壽寧;張華輝

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種布局架構(gòu)，且特別是有關(guān)于一種具有高性能及高密度設(shè)計(jì)的布局架構(gòu)。

背景技術(shù)

圖1為現(xiàn)有標(biāo)準(zhǔn)單元(standard?cell)的布局架構(gòu)圖。現(xiàn)有標(biāo)準(zhǔn)單元C1～C4位于導(dǎo)體T1及導(dǎo)體T2之間，并可分別執(zhí)行例如放大器、加法器、乘法器、反相器等不同的功能。于是，標(biāo)準(zhǔn)單元C1～C4隨著功能的復(fù)雜度而配置不同的寬度W1～W4。在圖1中，寬度W4大于寬度W2，所以，在相同高度H1下，標(biāo)準(zhǔn)單元C4的布局面積大于標(biāo)準(zhǔn)單元C2的布局面積。因此，標(biāo)準(zhǔn)單元C4適合作為設(shè)計(jì)較復(fù)雜的電路或驅(qū)動(dòng)電流較大的電路的布局架構(gòu)，而標(biāo)準(zhǔn)單元C2適合作為設(shè)計(jì)較簡(jiǎn)單的電路或驅(qū)動(dòng)電流較小的電路的布局架構(gòu)。

圖2A為例舉現(xiàn)有邏輯元件單元的電路方塊圖。圖2B為圖2A的現(xiàn)有邏輯元件單元的布局圖。首先，請(qǐng)參考圖2A，圖2A的邏輯元件單元包括預(yù)驅(qū)動(dòng)器20及驅(qū)動(dòng)器21，用于輸出一邏輯運(yùn)算信號(hào)。預(yù)驅(qū)動(dòng)器20的及閘G1、G2將輸入信號(hào)進(jìn)行邏輯運(yùn)算后輸入至反或閘G3，而反或閘G3進(jìn)行運(yùn)算后，再經(jīng)由驅(qū)動(dòng)器21的緩沖器B1輸出。

在圖2B執(zhí)行圖2A的預(yù)驅(qū)動(dòng)器20的布局中，導(dǎo)體201、204分別具有電源電壓VCC及接地電壓GND。導(dǎo)體201及導(dǎo)體204分別連接至P型金屬氧化物半導(dǎo)體(metal?oxide?semiconductor，以下簡(jiǎn)稱MOS)區(qū)202及N型MOS區(qū)203。在導(dǎo)體201及導(dǎo)體204之間形成一方形布局以達(dá)成預(yù)驅(qū)動(dòng)器20的功能。驅(qū)動(dòng)器21包括P型MOS區(qū)212、N型MOS區(qū)213及導(dǎo)體201、204。驅(qū)動(dòng)器21與預(yù)驅(qū)動(dòng)器20的不同點(diǎn)在于，由于驅(qū)動(dòng)器21需提供較大的電流所以驅(qū)動(dòng)器21的P型MOS區(qū)212及N型MOS區(qū)213需要較大的布局面積。但在導(dǎo)體201至導(dǎo)體204之間的同一高度下，驅(qū)動(dòng)器21的布局寬度需大于預(yù)驅(qū)動(dòng)器20的布局寬度，而造成整體布局寬度過(guò)寬。若藉由增加導(dǎo)體201及204之間的高度來(lái)增加布局面積，雖然驅(qū)動(dòng)器21的布局寬度雖可大幅減少，但同樣被配置于導(dǎo)體201及204之間的其他標(biāo)準(zhǔn)單元(例如預(yù)驅(qū)動(dòng)器20)卻會(huì)因此增加面積。但由于預(yù)驅(qū)動(dòng)器20為小電流結(jié)構(gòu)，所需元件面積較少，因此面積無(wú)法做最有效的利用造成預(yù)驅(qū)動(dòng)器20的布局面積的浪費(fèi)。

圖3為美國(guó)專利公告第US6,838,713號(hào)揭示用于邏輯單元的布局架構(gòu)的布局圖。請(qǐng)參照?qǐng)D3，此現(xiàn)有技術(shù)可解決圖1的現(xiàn)有驅(qū)動(dòng)器21需要較大布局寬度的問(wèn)題。驅(qū)動(dòng)器32的P型MOS區(qū)322位于導(dǎo)體302的下方，于是驅(qū)動(dòng)器32在導(dǎo)體301、303的高度皆可執(zhí)行元件布局，而預(yù)驅(qū)動(dòng)器31位于301、302間則擁有較低的高度。此設(shè)計(jì)可避免預(yù)驅(qū)動(dòng)器31的布局面積浪費(fèi)。但是此布局架構(gòu)最大缺點(diǎn)有別于P型MOS區(qū)322的整塊面積形式，N型MOS區(qū)321、323的面積采分離形式，此分離形式造成部分電路無(wú)法共用而需重復(fù)設(shè)計(jì)，使得復(fù)雜度增加并容易造成部分布局面積浪費(fèi)。且連接線過(guò)長(zhǎng)，造成繞線難度增加。

發(fā)明內(nèi)容

本發(fā)明的目的就是在提供一種具有高性能及高密度設(shè)計(jì)的布局架構(gòu)，元件區(qū)完整且具對(duì)稱性，可大幅節(jié)省布局面積及達(dá)成高密度架構(gòu)。再者，此布局架構(gòu)可以有效率地使用布局面積并滿足高性能設(shè)計(jì)的需求。

本發(fā)明的再一目的是提供一種具有高性能及高密度設(shè)計(jì)的布局架構(gòu)，可節(jié)省布局面積、增加設(shè)計(jì)彈性、達(dá)成高密度架構(gòu)、執(zhí)行高性能設(shè)計(jì)及增強(qiáng)驅(qū)動(dòng)能力。

本發(fā)明提出一種標(biāo)準(zhǔn)單元的布局架構(gòu)，用于一集成電路。布局架構(gòu)包括基底、第一導(dǎo)體、第二導(dǎo)體、第三導(dǎo)體、第四導(dǎo)體、第一元件區(qū)、第二元件區(qū)、第三元件區(qū)、第四元件區(qū)。第一導(dǎo)體、第二導(dǎo)體、第三導(dǎo)體、第四導(dǎo)體配置于基底上，用以傳輸?shù)谝浑妷骸⒌诙妷骸⒌谌妷骸⒌谒碾妷骸５谝辉^(qū)配置于基底并鄰近第一導(dǎo)體，第二元件區(qū)配置于基底并鄰近第一元件區(qū)，且位于第二導(dǎo)體下方。第三元件區(qū)配置于基底并鄰近第二元件區(qū)，且位于第三導(dǎo)體下方。第四元件區(qū)，配置于基底并位于第三元件區(qū)與第四導(dǎo)體之間。

本發(fā)明再提出一種具有高性能及高密度設(shè)計(jì)的布局架構(gòu)，用于一標(biāo)準(zhǔn)單元集成電路，布局架構(gòu)包括基底、第一布局區(qū)、第二布局區(qū)。第一布局區(qū)包括第一導(dǎo)體、第二導(dǎo)體、第三導(dǎo)體、第四導(dǎo)體、第一元件區(qū)、第二元件區(qū)、第三元件區(qū)、第四元件區(qū)。第一導(dǎo)體、第二導(dǎo)體、第三導(dǎo)體、第四導(dǎo)體配置于基底上，用以傳輸?shù)谝浑妷骸⒌诙妷骸⒌谌妷骸⒌谒碾妷骸５谝辉^(qū)配置于基底并鄰近該第一導(dǎo)體。第二元件區(qū)配置于基底并鄰近第一元件區(qū)，且位于第二導(dǎo)體下方。第三元件區(qū)配置于基底并鄰近第二元件區(qū)，且位于第三導(dǎo)體下方。第四元件區(qū)，配置于該基底并位于第三元件區(qū)與第四導(dǎo)體之間。