[發明專利]具有高性能及高密度設計的布局架構

有效

• 申請號: 200610109340.3
• 申請日: 2006-08-10
• 公開（公告）號: CN101123250A
• 公開（公告）日: 2008-02-13
• 發明（設計）人: 蔡裕文;吳政晃
• 申請（專利權）人: 智原科技股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/522
• 代理公司: 北京中原華和知識產權代理有限責任公司
• 代理人: 壽寧;張華輝

1.一種標準單元的布局架構，用于一集成電路，其特征在于其包括：

一基底；

一第一導體，配置于該基底上，用以傳輸第一電壓；

一第二導體，配置于該基底上，用以傳輸第二電壓；

一第三導體，配置于該基底上，用以傳輸第三電壓；

一第四導體，配置于該基底上，用以傳輸第四電壓；

一第一元件區，配置于該基底并鄰近該第一導體；

一第二元件區，配置于該基底并鄰近該第一元件區，且位于該第二導體下方；

一第三元件區，配置于該基底并鄰近該第二元件區，且位于該第三導體下方；以及

一第四元件區，配置于該基底并位于該第三元件區與該第四導體之間。

2.根據權利要求1所述的標準單元的布局架構，其特征在于其中所述的第二元件區藉由電性連接該第二導體以獲得該第二電壓。

3.根據權利要求1所述的標準單元的布局架構，其特征在于其中所述的第三主動元件區藉由電性連接該些第三導體以獲得該第三電壓。

4.根據權利要求1所述的標準單元的布局架構，其特征在于其中所述的第一電壓及該第三電壓為電源電壓。

5.根據權利要求1所述的標準單元的布局架構，其特征在于其中所述的第二電壓及該第四電壓為接地電壓。

6.根據權利要求1所述的標準單元的布局架構，其特征在于其中所述的第一元件區及該第三元件區皆為P型MOS(metal?oxide?semiconductor，金屬氧化物半導體)電晶體區。

7.根據權利要求1所述的標準單元的布局架構，其特征在于其中所述的第二元件區及該第四元件區皆為N型MOS電晶體區。

8.一種標準單元的布局架構，用于一集成電路，其特征在于其包括：

一基底；

一第一布局區，包括：

一第一導體，配置于該基底上，用以傳輸第一電壓；

一第二導體，配置于該基底上，用以傳輸第二電壓；

一第三導體，配置于該基底上，用以傳輸第三電壓；

一第四導體，配置于該基底上，用以傳輸第四電壓；

一第一元件區，配置于該基底并鄰近該第一導體；

一第二元件區，配置于該基底并鄰近該第一元件區，且位于該第二導體下方；

一第三元件區，配置于該基底并鄰近該第二元件區，且位于該第三導體下方；及

一第四元件區，配置于該基底并位于該第三元件區與該第四導體之間；以及

一第二布局區，與第一布局區相接，包括：

一第五導體，配置于該基底上，用以傳輸第五電壓；

一第六導體，配置于該基底上，用以傳輸第六電壓；

一第五元件區，配置于該基底并鄰近該第五導體；及

一第六元件區，配置于該基底并位于該第五元件區與該第六導體之間。

9.根據權利要求8所述的標準單元的布局架構，其特征在于其中所述的第二元件區藉由電性連接該第二導體以獲得該第二電壓。

10.根據權利要求8所述的標準單元的布局架構，其特征在于其中所述的第三主動元件區藉由電性連接該些第三導體以獲得該第三電壓。

11.根據權利要求8所述的標準單元的布局架構，其特征在于其中所述的第一電壓、該第三電壓及第五電壓為電源電壓。

12.根據權利要求8所述的標準單元的布局架構，其特征在于其中所述的第二電壓、該第四電壓及第六電壓為接地電壓。

13.根據權利要求8所述的標準單元的布局架構，其特征在于其中所述的第一元件區、該第三元件區及該第五元件區皆為P型MOS(metal?oxidesemiconductor，金屬氧化物半導體)電晶體區。

14.根據權利要求8所述的標準單元的布局架構，其特征在于其中所述的第二元件區、該第四元件區及該第六元件區皆為N型MOS電晶體區。