[發(fā)明專利]整合式單核心、多模式處理器及其指令執(zhí)行方法

無效

• 申請?zhí)枺?/td>: 200610098432.6
• 申請日: 2006-07-04
• 公開（公告）號: CN101101543A
• 公開（公告）日: 2008-01-09
• 發(fā)明（設(shè)計）人: 林泰吉;任建葳;劉佳憲;劉志尉;廖宜道;黃柏涵
• 申請（專利權(quán)）人: 財團(tuán)法人工業(yè)技術(shù)研究院
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/318
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司
• 代理人: 梁揮;徐金國

技術(shù)領(lǐng)域

本發(fā)明涉及一種處理器架構(gòu)，尤其涉及一種整合式單核心、多模式處理器及其指令執(zhí)行方法。

背景技術(shù)

一般而言，嵌入式系統(tǒng)用于處理與使用者互動的人機(jī)接口及系統(tǒng)層次的流程控制，或者是用于執(zhí)行數(shù)據(jù)處理及轉(zhuǎn)換等工作，如：影音的壓縮和解壓縮。前者的工作特性是需要進(jìn)行大量的決策，并包含無法準(zhǔn)確預(yù)測的程序流程，也就是在工作執(zhí)行時需動態(tài)決定程序執(zhí)行，因此其需要強(qiáng)化的跳躍分支判斷及中斷處理等機(jī)制。后者的工作特性則是具有源源不絕的資料流入，并需要強(qiáng)大的運算能力。

因此，現(xiàn)有的嵌入式系統(tǒng)大多整合精簡指令集(Reduced?Instruction?SetComputing；RISC)處理器和數(shù)字信號處理器(Digital?Signal?Processor；DSP)，借以由前者執(zhí)行使用者互動和程控的處理工作，并由后者來執(zhí)行需要復(fù)雜運算的多媒體數(shù)據(jù)處理。此種平臺(即稱之為雙核心平臺)使用兩個具有不同特性的處理器，分別處理其擅長的工作，例如：行動電話中的基頻處理器(baseband?processor)。于現(xiàn)有的雙核心平臺中所采用的處理器大多是獨立應(yīng)用在單核心系統(tǒng)中，以致于兩處理器的功能會有所重疊，而存有累贅設(shè)計。因此事實上，在多數(shù)應(yīng)用中兩處理器并不會達(dá)到很高的使用率。

進(jìn)而提出具二工作模式的單一處理器架構(gòu)，通過切換工作模式來處理二種不同性質(zhì)的工作。于現(xiàn)有的雙工作模式的單一處理器架構(gòu)中，利用多執(zhí)行緒(multi-threading)的觀念將一系統(tǒng)的工作分成二種執(zhí)行緒-通用(general-purpose)執(zhí)行緒(例如：程控)和數(shù)據(jù)運算執(zhí)行緒。一般來說，數(shù)據(jù)運算執(zhí)行緒所欲運算的數(shù)據(jù)會先存放于芯片上(on-chip)內(nèi)存，因此不會有快取失誤(ccache?miss)的現(xiàn)象，故此架構(gòu)于執(zhí)行工作處理時，會先執(zhí)行通用執(zhí)行緒，而于處理器對外部內(nèi)存讀取數(shù)據(jù)的空檔，即于通用執(zhí)行緒產(chǎn)生快取失誤時，切換到數(shù)據(jù)運算執(zhí)行緒執(zhí)行單純數(shù)據(jù)計算的工作(一般運算量均很大)，并且于通用執(zhí)行緒所需的數(shù)據(jù)自外部內(nèi)存取得時，再將工作性質(zhì)自數(shù)據(jù)運算執(zhí)行緒切換回通用執(zhí)行緒，以繼續(xù)執(zhí)行原來的數(shù)據(jù)處理(即通用執(zhí)行緒的數(shù)據(jù)處理)，如圖1所示。在圖1中，時間軸由左向右行進(jìn)(圖中未顯示)，上排為通用執(zhí)行緒，下排則為數(shù)據(jù)運算執(zhí)行緒，灰色區(qū)塊為數(shù)據(jù)正常處理的時期，而白色區(qū)塊即為發(fā)生快取失誤的時期。如圖2所示，為現(xiàn)有雙工作模式的單一處理器架構(gòu)，在此由同一抓取管線110和執(zhí)行管線120進(jìn)行二執(zhí)行緒(通用執(zhí)行緒和數(shù)據(jù)運算執(zhí)行緒)的數(shù)據(jù)處理，但需通過二執(zhí)行緒的處理核心(processing?core)130以及二套不同的緩存器組140以放置二執(zhí)行緒的數(shù)據(jù)，并僅能在執(zhí)行緒切換時改變處理器的模式。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題在于提供一種整合式單核心、多模式處理器及其指令執(zhí)行方法，借以解決現(xiàn)有技術(shù)所存在的問題與限制。

本發(fā)明所揭露的整合式單核心、多模式處理器及其指令執(zhí)行方法，可以單一指令流來執(zhí)行程序，并依各指令的型態(tài)切換成相應(yīng)的工作模式，借以進(jìn)行數(shù)據(jù)處理。

因此，為實現(xiàn)上述目的，本發(fā)明所揭露的整合式單核心、多模式處理器的指令執(zhí)行方法，包括下列步驟：首先，接收一指令流，其具有多個指令并且在該指令中具有一種以上的指令型態(tài)；接著，依序執(zhí)行指令流中的每一指令。其中，每一指令依據(jù)下列步驟執(zhí)行：先辨識指令中的一識別操作數(shù)，以得知指令所屬的指令型態(tài)；再根據(jù)指令型態(tài)在多個執(zhí)行區(qū)選擇具相應(yīng)的處理器模式的一執(zhí)行區(qū)，其中該執(zhí)行區(qū)分別為不同的處理器模式，且在該執(zhí)行區(qū)中具有一共享區(qū)；最后，通過選擇的執(zhí)行區(qū)根據(jù)指令執(zhí)行數(shù)據(jù)處理。通過反復(fù)執(zhí)行此三步驟以依序處理指令流中的指令，直至完成此指令流的數(shù)據(jù)處理。

其中，指令型態(tài)可包括：一精簡指令集的指令型態(tài)和一數(shù)字信號處理的指令型態(tài)；相對地，執(zhí)行區(qū)則包括一精簡指令集處理器模式的執(zhí)行區(qū)和一數(shù)字信號處理器模式的執(zhí)行區(qū)。其中，當(dāng)辨識得知的指令型態(tài)為精簡指令集的指令型態(tài)時，則選擇相應(yīng)的處理器模式的執(zhí)行區(qū)以根據(jù)指令執(zhí)行程控；反之，當(dāng)辨識得知的指令型態(tài)為數(shù)字信號處理的指令型態(tài)時，則選擇另一相應(yīng)的處理器模式的執(zhí)行區(qū)根據(jù)指令執(zhí)行數(shù)據(jù)運算。在此，執(zhí)行程控的執(zhí)行區(qū)可為精簡指令集處理器模式，而執(zhí)行數(shù)據(jù)運算的執(zhí)行區(qū)可為數(shù)字信號處理器模式。