[發(fā)明專(zhuān)利]整合式單核心、多模式處理器及其指令執(zhí)行方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200610098432.6
• 申請(qǐng)日: 2006-07-04
• 公開(kāi)（公告）號(hào): CN101101543A
• 公開(kāi)（公告）日: 2008-01-09
• 發(fā)明（設(shè)計(jì)）人: 林泰吉;任建葳;劉佳憲;劉志尉;廖宜道;黃柏涵
• 申請(qǐng)（專(zhuān)利權(quán)）人: 財(cái)團(tuán)法人工業(yè)技術(shù)研究院
• 主分類(lèi)號(hào): G06F9/38
• 分類(lèi)號(hào): G06F9/38;G06F9/318
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 梁揮;徐金國(guó)

1.一種整合式單核心、多模式處理器的指令執(zhí)行方法，其特征在于，包括下列步驟：

(A)接收一指令流，該指令流具有多個(gè)指令并且在該些指令中具有一種以上的指令型態(tài)；以及

(B)依序執(zhí)行該指令流中的每一該指令，包括下列步驟：

(a)辨識(shí)該指令中的一識(shí)別操作數(shù)，以得知該指令所屬的該指令型態(tài)；

(b)根據(jù)該指令型態(tài)在多個(gè)執(zhí)行區(qū)中選擇具相應(yīng)的處理器模式的該執(zhí)行區(qū)，該執(zhí)行區(qū)分別為不同的處理器模式，并在該執(zhí)行區(qū)中具有一共同區(qū)；以及

(c)通過(guò)該選擇的執(zhí)行區(qū)根據(jù)該指令執(zhí)行數(shù)據(jù)處理。

2.根據(jù)權(quán)利要求1所述的整合式單核心、多模式處理器的指令執(zhí)行方法，其特征在于，當(dāng)該指令型態(tài)包括一精簡(jiǎn)指令集的指令型態(tài)和一數(shù)字信號(hào)處理的指令型態(tài)時(shí)，在該步驟(b)中的該執(zhí)行區(qū)包括一精簡(jiǎn)指令集處理器模式的執(zhí)行區(qū)和一數(shù)字信號(hào)處理器模式的執(zhí)行區(qū)。

3.根據(jù)權(quán)利要求1所述的整合式單核心、多模式處理器的指令執(zhí)行方法，其特征在于，當(dāng)該指令型態(tài)包括一精簡(jiǎn)指令集的指令型態(tài)和一數(shù)字信號(hào)處理的指令型態(tài)，并且辨識(shí)得知的該指令型態(tài)為該精簡(jiǎn)指令集的指令型態(tài)時(shí)，該步驟(c)為通過(guò)該選擇的執(zhí)行區(qū)根據(jù)該指令執(zhí)行程控；反之，當(dāng)辨識(shí)得知的該指令型態(tài)為該數(shù)字信號(hào)處理的指令型態(tài)時(shí)，該步驟(c)為通過(guò)另一該選擇的執(zhí)行區(qū)根據(jù)該指令執(zhí)行數(shù)據(jù)運(yùn)算。

4.根據(jù)權(quán)利要求1所述的整合式單核心、多模式處理器的指令執(zhí)行方法，其特征在于，當(dāng)運(yùn)算需求大時(shí)，相應(yīng)的該指令采用可變長(zhǎng)度的編碼方式，且在該步驟(c)為采用平行運(yùn)算的方式而通過(guò)該選擇的執(zhí)行區(qū)根據(jù)該指令執(zhí)行數(shù)據(jù)運(yùn)算。

5.根據(jù)權(quán)利要求4所述的整合式單核心、多模式處理器的指令執(zhí)行方法，其特征在于，當(dāng)采用可變長(zhǎng)度的編碼方式的該指令為一數(shù)字信號(hào)處理指令。

6.一種整合式單核心、多模式處理器，用以執(zhí)行一指令流，其特征在于，該指令流具有多個(gè)指令，且在該指令中具有一種以上的指令型態(tài)，包括：

多個(gè)處理區(qū)塊，用以根據(jù)該指令的該指令型態(tài)而選擇性執(zhí)行該指令，分別具有多個(gè)緩存器組以選擇性根據(jù)該指令而儲(chǔ)存處理的數(shù)據(jù)，其中該處理區(qū)塊共同具有一共同區(qū)塊，用以進(jìn)行根據(jù)該指令進(jìn)行數(shù)據(jù)處理。

7.根據(jù)權(quán)利要求6所述的整合式單核心、多模式處理器，其特征在于，該處理區(qū)塊包括：

一第一處理區(qū)塊，具有該緩存器組以選擇性根據(jù)該指令而儲(chǔ)存處理的數(shù)據(jù)；以及

一第二處理區(qū)塊，具有該緩存器組以選擇性根據(jù)該指令而儲(chǔ)存處理的數(shù)據(jù)；

該第一和該第二處理區(qū)塊共同具有一共同區(qū)塊，用以根據(jù)該指令進(jìn)行數(shù)據(jù)處理。

8.根據(jù)權(quán)利要求7所述的整合式單核心、多模式處理器，其特征在于，該第一處理區(qū)塊為一精簡(jiǎn)指令集處理器模式的處理區(qū)塊，以及該第二處理區(qū)塊為一數(shù)字信號(hào)處理器模式的處理區(qū)塊。

9.根據(jù)權(quán)利要求8所述的整合式單核心、多模式處理器，其特征在于，該數(shù)字信號(hào)處理器模式的處理區(qū)塊可為一N指令槽數(shù)字信號(hào)處理器模式的處理區(qū)塊，其中N為二以上的正整數(shù)。

10.根據(jù)權(quán)利要求9所述的整合式單核心、多模式處理器，其特征在于，該數(shù)字信號(hào)處理器模式的處理區(qū)塊可為一雙指令槽數(shù)字信號(hào)處理的處理區(qū)塊，并且包括：四個(gè)該緩存器組。

11.根據(jù)權(quán)利要求7所述的整合式單核心、多模式處理器，其特征在于，該共享區(qū)塊包括：

一個(gè)以上的功能單元，以根據(jù)該指令進(jìn)行數(shù)據(jù)處理；以及

一個(gè)以上的共享緩存器組，以作為數(shù)據(jù)交換的區(qū)域。

12.根據(jù)權(quán)利要求6所述的整合式單核心、多模式處理器，其特征在于，該共享區(qū)塊包括：

一個(gè)以上的功能單元，以根據(jù)該指令進(jìn)行數(shù)據(jù)處理；以及

一個(gè)以上的共享緩存器組，以作為數(shù)據(jù)交換的區(qū)域。