[發明專利]內埋式晶片封裝結構及其制程

有效

• 申請號: 200610090260.8
• 申請日: 2006-07-11
• 公開（公告）號: CN101106094A
• 公開（公告）日: 2008-01-16
• 發明（設計）人: 鄭振華
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60;H01L21/56;H01L25/00;H01L23/488;H01L23/31
• 代理公司: 北京中原華和知識產權代理有限責任公司
• 代理人: 壽寧;張華輝

技術領域

本發明是有關于一種晶片封裝結構及其制程，且特別是有關于一種內埋式晶片封裝結構及其制程。

背景技術

近年來，隨著電子技術的日新月異，高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，并朝向輕、薄、短、小的趨勢設計。在這些電子產品內通常會配置一電路基板，此電路基板用以承載單個晶片或多個晶片，以作為電子產品的資料處理單元，然而晶片配置于電路基板上會造成承載面積增加，因而如何將晶片內藏于電路基板中，已成為當前的關鍵技術。

圖1為習知的內埋式晶片封裝結構的剖面圖。請參照圖1，此內埋式晶片封裝結構30包括一基板300、多個晶片310、一介電層330、抗氧化層360以及防焊層370。其中，多個晶片310位于基板300上，而介電層330則形成于基板300上且覆蓋多個晶片310。此外，每一晶片310的焊墊320與導電孔340相連接，且導電孔340再與對應的導電插塞350連接，以形成一內埋式晶片封裝結構30。

由習知的內埋式晶片封裝結構30可知，晶片310采用配置在同一平面上的排列方式，若欲增加晶片310的數目時，則相對的基板300面積亦必需隨之增大。在這樣的限制之下，若欲提升內埋式晶片封裝結構的效能，就必須增加內埋式晶片封裝結構的體積以容納更多晶片，然而這并不符合現今產品輕巧外型的潮流。相反的，若想將內埋式晶片封裝結構的體積縮小以符合產品的需求時，則無法配置更多的晶片，使得內埋式晶片封裝結構的效能下降。

發明內容

本發明的目的是提供一種內埋式晶片封裝結構及其制程，可以在不增加內埋式晶片封裝結構面積的情況下，置入較多數量的晶片。

為達上述或是其他目的，本發明提出一種內埋式晶片封裝制程，首先提供一第一基板，第一基板上具有一第一圖案化線路層，此第一圖案化線路層具有至少一第一焊墊，將一第一晶片配置于焊墊上且與第一圖案化線路層電性連接。接著，提供一第二基板，第二基板上具有一第二圖案化線路層，第二圖案化線路層具有至少一第二焊墊，將一第二晶片配置于第二焊墊上且與第二圖案化線路層電性連接。爾后，將一介電材料覆蓋于第一圖案化線路層與第一晶片上。接著再進行一壓合步驟，將第二基板覆蓋于介電材料上，且第二基板上的第二圖案化線路層以及第二晶片內埋于介電材料中。

在本發明的一實施例中，上述的第一晶片配置于第一圖案化線路層以及第二晶片配置于第二圖案化線路層的方法為覆晶接合。

在本發明的一實施例中，上述的介電材料包括一膠片，而膠片由半固化樹脂材料膠化而成。

在本發明的一實施例中，上述的壓合步驟之后，更包括一固化步驟，以固化介電材料。

在本發明的一實施例中，上述進行固化步驟之后，更包括移除第一基板以及第二基板。

在本發明的一實施例中，其中在移除第一基板以及第二基板之后，更包括于介電材料中形成至少一導電貫孔，使第一圖案化線路層電性連接第二圖案化線路層。

在本發明的一實施例中，其中第一圖案化線路層對應于導電貫孔的一端配置一第一接點，而第二圖案化線路層對應于導電貫孔的另一端配置一第二接點，且第一接點與第二接點藉由導電貫孔相互導通。

為達上述或是其他目的，本發明另提出一種內埋式晶片封裝結構，包括一介電材料層、一第一圖案化線路層、一第一晶片、一第二圖案化線路層以及一第二晶片。其中第一圖案化線路層內埋于介電材料層的一邊內，包括至少一第一焊墊以及至少一第一接點。第一晶片內埋于介電材料層中，并與第一焊墊電性連接。第二圖案化線路層，內埋于介電材料層的另一邊內，包括至少一第二焊墊以及至少一第二接點。第二晶片內埋于介電材料層中，并與第二焊墊電性連接。另外，介電材料層中具有至少一導電貫孔，其分別連接第一接點與第二接點。

在本發明的一實施例中，上述的第一晶片與第一圖案化線路層以及第二晶片與第二圖案化線路層間電性連接的型態為覆晶接合。

在本發明的一實施例中，上述的介電材料的材質包括玻璃環氧基樹脂、雙順丁烯二酸酰亞胺或環氧樹脂。

本發明因采用堆疊式的配置方式將晶片配置于內埋式晶片封裝結構中，與習知相較，可以在同樣面積的基板中，置入更多的晶片數量，使得內埋式晶片封裝結構可以兼顧尺寸的縮小以及晶片數量的增加，進而提升了內埋式晶片封裝結構的效能。

為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。

附圖說明

圖1為習知的內埋式晶片封裝結構的剖面圖。