[發(fā)明專利]金屬氧化物半導(dǎo)體晶體管的制作方法有效
| 申請?zhí)枺?/td> | 200610084223.6 | 申請日: | 2006-05-29 |
| 公開(公告)號: | CN101083211A | 公開(公告)日: | 2007-12-05 |
| 發(fā)明(設(shè)計(jì))人: | 藍(lán)邦強(qiáng);蔡振華;林育信;蔡宗龍;蔡成宗 | 申請(專利權(quán))人: | 聯(lián)華電子股份有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/8238 |
| 代理公司: | 北京市柳沈律師事務(wù)所 | 代理人: | 陶鳳波;侯宇 |
| 地址: | 中國臺灣新竹*** | 國省代碼: | 中國臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 金屬 氧化物 半導(dǎo)體 晶體管 制作方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及一種金屬氧化物半導(dǎo)體晶體管和互補(bǔ)式金屬氧化物半導(dǎo)體晶體管的制作方法,特別是涉及一種先制作源極/漏極延伸區(qū),再制作外延層的金屬氧化物半導(dǎo)體晶體管和互補(bǔ)式金屬氧化物半導(dǎo)體晶體管的制作方法。
背景技術(shù)
隨著半導(dǎo)體元件尺寸越來越小,晶體管工藝步驟也有許多的改進(jìn),以期制造出小體積、高質(zhì)量的晶體管。
現(xiàn)有技術(shù)的晶體管工藝是在硅基底上形成柵極結(jié)構(gòu)之后,再利用可降低熱預(yù)算(thermal?budget)的離子注入法,以在柵極結(jié)構(gòu)相對兩側(cè)的硅基底中形成源極延伸(source?extension)區(qū)與漏極延伸(drain?extension)區(qū),或者稱為輕摻雜(lightly?doped?drain,LDD)源極/漏極。接著,在柵極結(jié)構(gòu)側(cè)邊形成間隙壁(spacer),并利用此柵極結(jié)構(gòu)及間隙壁作為掩模,進(jìn)行離子注入步驟,以在硅基底中形成源極/漏極區(qū)。而為了要在電路中將晶體管的柵極、源極與漏極適當(dāng)電連接,因此需要形成接觸插塞(contact?plug)來進(jìn)行導(dǎo)通。且為了改善金屬材料的接觸插塞與半導(dǎo)體材料的柵極結(jié)構(gòu)、源極/漏極區(qū)之間的歐姆接觸(Ohmic?contact),通常會再利用自動對準(zhǔn)金屬硅化物(self-aligned?silicide,salicide)工藝,在柵極結(jié)構(gòu)、源極/漏極區(qū)的表面形成金屬硅化物。
然而,在進(jìn)行自動對準(zhǔn)金屬硅化物工藝中,金屬層中的金屬會擴(kuò)散進(jìn)硅基底中并消耗掉源極/漏極區(qū)中的硅,不但原本源極/漏極區(qū)中的晶格結(jié)構(gòu)會遭到破壞,甚至導(dǎo)致漏極/源極和基底之間的PN接合與金屬硅化物過近,而產(chǎn)生漏電。尤其在超淺結(jié)(ultra?shallow?junction,USL)的設(shè)計(jì)中,更可能會造成元件失效的狀況。
目前,優(yōu)選的解決方法是利用選擇性外延成長(selective?epitaxial?growth,SEG)工藝,架高晶體管的漏極/源極,以避免金屬硅化物與硅基底直接接觸,同時維持源極/漏極延伸區(qū)。但是,選擇性外延工藝的溫度,高達(dá)攝氏690度至790度,所以會破壞已形成的源極/漏極延伸區(qū)。因此如何研發(fā)出一種能制作源極/漏極延伸區(qū)又同時能制作外延層的方法,為重要該領(lǐng)域重要課題。
發(fā)明內(nèi)容
本發(fā)明提供一種制作金屬氧化物半導(dǎo)體晶體管的方法,以解決上述問題。
本發(fā)明提供一種制作金屬氧化物半導(dǎo)體晶體管的方法,包括:提供一基底;且在基底上形成一柵極結(jié)構(gòu);又在柵極結(jié)構(gòu)周圍形成一偏間隙壁;在偏間隙壁周圍形成一犧牲間隙壁。再者,在柵極結(jié)構(gòu)的兩側(cè)形成多個外延層,且外延層位于犧牲間隙壁的外側(cè),之后去除犧牲間隙壁,并在偏間隙壁外側(cè)的基底中以及外延層中形成多個漏極/源極延伸區(qū)。
本發(fā)明提供一種制作互補(bǔ)式金屬氧化物半導(dǎo)體晶體管的方法,包括:提供一基底;并在基底上形成第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu);且在第一、第二柵極結(jié)構(gòu)周圍形成第一、第二偏間隙壁;再在第二偏間隙壁周圍形成一犧牲間隙壁。接著,在第二柵極結(jié)構(gòu)的兩側(cè)形成多個外延層,這些外延層位于該犧牲間隙壁的外側(cè),然后,去除犧牲間隙壁,在第一柵極結(jié)構(gòu)的兩側(cè)的基底中形成多個第一漏極/源極延伸區(qū),以及在第二柵極結(jié)構(gòu)的第二偏間隙壁外側(cè)的基底中形成多個第二漏極/源極延伸區(qū)。
本發(fā)明提供一種制作互補(bǔ)式金屬氧化物半導(dǎo)體晶體管的方法,包括:提供一基底;在基底上形成第一、第二柵極結(jié)構(gòu);在第一、第二柵極結(jié)構(gòu)周圍形成第一、第二偏間隙壁。接著,在第一、第二偏間隙壁周圍形成第一、第二犧牲間隙壁,在第一、第二柵極結(jié)構(gòu)的兩側(cè)形成多個外延層,這些外延層分別位于第一、第二犧牲間隙壁的外側(cè)。然后,去除第一、第二犧牲間隙壁,以及在第一、第二柵極結(jié)構(gòu)的兩側(cè)的基底中形成多個第一、第二漏極/源極延伸區(qū)。
由于本發(fā)明的源極/漏極延伸區(qū)在選擇性外延工藝之后制作,所以選擇性外延工藝的高溫不會破壞源極/漏極延伸區(qū),使得本發(fā)明所制作的晶體管具有超淺結(jié)又具有外延層,金屬硅化物與基底不會直接接觸,同時又維持源極/漏極延伸區(qū)。
附圖說明
圖1至圖4為本發(fā)明第一優(yōu)選實(shí)施例的制作方法示意圖。
圖5至圖8為本發(fā)明第二優(yōu)選實(shí)施例的制作方法示意圖。
圖9至圖12為本發(fā)明第三優(yōu)選實(shí)施例的制作方法示意圖。
簡單符號說明
100、500、900?????????????半導(dǎo)體芯片
102、502、902?????????????基底
104、504、506、904、906???柵極結(jié)構(gòu)
106、508、514、908、914???柵極氧化層
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于聯(lián)華電子股份有限公司,未經(jīng)聯(lián)華電子股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610084223.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





