[發明專利]一種防止DGS的像素電極結構及其制造方法

有效

• 申請號: 200610082969.3
• 申請日: 2006-06-23
• 公開（公告）號: CN101093842A
• 公開（公告）日: 2007-12-26
• 發明（設計）人: 陳旭
• 申請（專利權）人: 北京京東方光電科技有限公司;京東方科技集團股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L23/52;H01L21/84;H01L21/768;G02F1/133
• 代理公司: 北京同立鈞成知識產權代理有限公司
• 代理人: 劉芳

技術領域

本發明涉及一種像素電極結構及其制造方法，尤其涉及一種防止DGS的像素電極結構及其制造方法。

背景技術

近年來，隨著數字化電視的普及，傳統的CRT顯示由于其數字化困難，以及體積大，重量大，有輻射等缺點，已經出現了被新一代顯示技術替代的趨勢，代表性的新顯示技術有PDP，OLED，LCD等。其中，LCD由于具有重量輕，體積薄，無輻射，耗電量小，顯示分辨率高等優點，已開始大量普及，開始成為主流產品。

但是已有的LCD技術仍然有待提高。LCD顯示技術的陣列工藝普遍采用背溝道刻蝕(BCE)結構與刻蝕阻斷(ES)結構；其中BCE結構由于其能減少Mask工藝次數，能減少溝道長度等優點，在現階段被普遍采用，同時，為了提高開口率，增加工藝自由度(Margin)，采用了遮光柵(Shield?Bar)結構，但是由于在陣列制造工藝過程中，漏電極和Shield?Bar之間的耦合作用，誘發柵線數據線短路(DGS)，形成壞點，減少良率，增加了生產成本。

根據圖1a、圖1b所示現有技術陣列平面結構圖。該陣列結構包括：絕緣襯底；形成在絕緣襯底上的柵線1、柵電極2；形成在柵電極2上的柵絕緣層4；形成在柵絕緣層4的硅島3；漏電極6和源電極7形成在硅島3的上方；數據線5與源漏電極的漏電極6為一體結構；鈍化層8形成在源漏電極之上，并覆蓋整個基板；鈍化層過孔9形成源電極7上的鈍化層上；像素電極10通過鈍化層過孔9與源電極7相連；柵線凸出部11與像素電極10共同構成存儲電容。

其具體的制作工藝流程如圖2所示。如圖4所示，先在玻璃基板上沉積柵金屬層，通過普通光刻和刻蝕工藝形成柵線1(包括柵極凸出部11)、柵電極2和擋光條2a，如圖3a、3b所示；然后，沉積柵絕緣層4、半導體層(有源層與歐姆接觸層)，通過普通光刻和刻蝕工藝形成有源硅島3，如圖4a、4b所示；之后沉積源漏金屬薄膜，通過普通光刻和刻蝕形成源電極7和漏電極6，如圖5a、5b所示；隨后，沉積鈍化保護膜，并通過普通光刻和刻蝕形成鈍化層過孔9，如圖6a、6b所示；最后沉積像素電極薄膜，并通過光刻形成像素電極10，其中像素電極10通過鈍化層過孔9與漏電極6相連，即完成矩陣結構的制作，如圖1a、1b所示。

上述制造方法及其有該制造方法形成的像素結構，由于Shield?Bar和漏電極間會形成電容，柵極與Shield?Bar之間也會形成電容，誘發ESD，造成柵絕緣層被擊穿，形成DGS。

發明內容

本發明的目的是為了克服現有技術的缺陷，提供一種改良的像素電極結構及其制造方法，能夠有效減少DGS的發生幾率，能夠增大工藝自由度，減少工藝缺陷，提高成品率。

為了實現上述目的，本發明提供一種防止DGS的像素電極結構，包括：柵線、柵電極、柵絕緣層、半導體層、源漏電極、數據線及像素電極，且在漏電極與數據線連接處附近下方的半導體層上有一孔道，孔道中漏電極或數據線直接與柵絕緣層相連。

其中，所述孔道為長方形，或長方形與半圓形、橢圓形、三角形、圓弧形的結合。所述柵線、柵電極為AlNd、Al、Cu、Mo、MoW或Cr的單層膜，或者為AlNd、Al、Cu、Mo、MoW或Cr之一或任意所組成的復合膜。所述柵絕緣層為SiNx、SiOx或SiOxNy的單層膜，或者為SiNx、SiOx、SiOxNy之一或任意所組成的復合膜。所述源漏電極為Mo、MoW或Cr的單層膜，或者為Mo、MoW、Cr之一或任意組成復合膜。

為了實現上述目的，本發明同時也提供一種防止DGS的像素電極結構的制造方法，包括：

步驟一，在基板上沉積柵金屬薄膜，然后通過掩膜和刻蝕形成柵線和柵電極；

步驟二，在完成步驟一的基板上沉積柵絕緣薄膜，半導體薄膜，通過掩膜和刻蝕形成硅島，并同時在后續步驟形成數據線與漏電極連接處的附近位置的半導體層上形成一孔道；

步驟三，在完成步驟二的基板上沉積源漏金屬薄膜，通過掩膜和刻蝕形成數據線和源漏電極；

步驟四，在完成步驟三的基板上沉積鈍化保護薄膜，通過掩膜和刻蝕，形成鈍化層過孔和對溝道的保護；

最后，在完成步驟四的基板上沉積像素電極薄膜，通過掩膜和刻蝕形成像素電極并通過過孔使像素電極與源電極接觸導通。