[發明專利]晶粒的封裝結構及其制造方法

有效

• 申請號: 200610082831.3
• 申請日: 2006-06-13
• 公開（公告）號: CN101090107A
• 公開（公告）日: 2007-12-19
• 發明（設計）人: 戴惟璋;李政穎
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/488;H01L21/50;H01L21/60
• 代理公司: 北京律誠同業知識產權代理有限公司
• 代理人: 梁揮;徐金國

技術領域

本發明涉及一種芯片的封裝方法，特別是一種芯片的封裝結構及其制造方法。

背景技術

請參考圖1A至圖1C，其表示了現有芯片的制造方法示意圖。首先，請參考圖1A，提供晶圓11，晶圓11中界定多個芯片111(如虛線所示)，晶圓11具有第一表面112。請參考圖1B，接著，形成多個凸塊12在晶圓11的第一表面112上，其中凸塊12的較佳材料為金。請參考圖1C，接著，切割晶圓11，以形成多個芯片111。

現有技術的芯片封裝方法是在整片晶圓11上形成凸塊12，再切割晶圓11為芯片111。若要在單一芯片上植凸塊，將會很困難并且耗費大量的時間。因此，現有技術的芯片封裝方法將無法滿足單一芯片上植凸塊的需求。

因此，有必要提供一種創新且具有進步性的芯片封裝結構及其制造方法，以解決上述問題。

發明內容

本發明的目的在于提供一種芯片的封裝結構及其制造方法，以使單顆芯片容易植上凸塊，進而使芯片應用于堆疊式的封裝結構中。

為達上述目的，本發明芯片的制造方法，包括以下步驟：(a)提供平板，平板具有第一表面及第二表面；(b)形成多個第一芯片在平板的第一表面上，第一芯片具有第一表面和第二表面；(c)形成多個凸塊在第一芯片的第一表面上；及(d)切割平板，以形成多個芯片組，每一個芯片組具有平板單元、第一芯片及多個凸塊，第一芯片位于平板單元的第一表面上。

本發明具有芯片組的封裝結構，包括芯片組及基板。芯片組包括平板單元、第一芯片及多個凸塊。平板單元具有第一表面及第二表面。第一芯片設置在平板單元的第一表面上，第一芯片具有第一表面及第二表面。凸塊形成于第一芯片的第一表面上。基板具有第一表面及第二表面，芯片組倒置在基板的第一表面上，以使凸塊直接與基板電性連接。

綜上所述，采用本發明具有如下的優點：本發明可在單一芯片上形成凸塊，進而應用在堆疊式的芯片封裝結構中，不須再經過復雜的程序來完成，可大量節省植入凸塊的時程。

附圖說明

圖1A至圖1C表示了現有芯片的制造方法的示意圖；

圖2A至2C表示了本發明芯片上植凸塊的方法示意圖；

圖2D表示了本發明具有芯片組的封裝結構示意圖；及

圖2E表示了本發明具有芯片的堆疊式封裝結構示意圖。

其中，附圖標記說明如下：

11：晶圓?????????????????????111：芯片

112：第一表面????????????????12：凸塊

2：本發明的芯片組

20：平板?????????????????????201：第一表面

202：第二表面????????????????21：芯片

211：第一表面????????????????212：第二表面

22：凸塊?????????????????????23：平板單元

231：第一表面

3：本發明具有芯片組的封裝結構

30：本發明的芯片組???????????31：芯片

32：凸塊?????????????????????33：平板單元

34：底膠?????????????????????35：基板

351：第一表面

4：本發明具有芯片組的封裝結構

40：第一芯片組???????????????41：第一芯片

42：凸塊?????????????????????43：平板單元

432：第二表面????????????????44：底膠

45：基板????????????????451：第一表面

46：第二芯片????????????47：導線

48：封膠

具體實施方式

請參考圖2A至圖2C，其表示了依照本發明的芯片的制造方法的示意圖。請參考圖2A，首先，提供平板20，平板20具有第一表面201及第二表面202，第二表面202是相對于第一表面201而言，其中在實施例中，第一表面201是線路面，在其他應用上，第二表面202也可以是線路面。接著，形成多個芯片21在平板20的第一表面201上，芯片21具有第一表面211及第二表面212，第二表面212是相對于第一表面211而言，其中芯片21以陣列式排列并利用樹脂貼附在平板20的第一表面201上。

請參考圖2B，形成多個凸塊22在芯片21的第一表面211上，其中凸塊22的較佳材料為金。