[發(fā)明專利]半導(dǎo)體元件及其制造方法

無效

• 申請?zhí)枺?/td>: 200610077851.1
• 申請日: 2006-05-08
• 公開（公告）號: CN101071823A
• 公開（公告）日: 2007-11-14
• 發(fā)明（設(shè)計）人: 張惠貞;林建廷;許哲華;陳亮瑋;李孟麟;蕭維滄
• 申請（專利權(quán)）人: 聯(lián)華電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 陶鳳波;侯宇

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體元件及其制造方法，尤其涉及一種通過局部機械應(yīng)力控制來增進操作效能的半導(dǎo)體元件及其制造方法。

背景技術(shù)

在半導(dǎo)體元件中，常通過縮小元件尺寸來達(dá)到高速操作和低耗電量的目的。然而，在元件集成度不斷提升的情況下，使得目前元件尺寸極小化程度已接近極限，需發(fā)展其它縮小元件尺寸的方法，來達(dá)成高速操作和低耗電量的目的。

因此，現(xiàn)有技術(shù)中提出一種利用控制半導(dǎo)體晶體管溝道區(qū)的應(yīng)力的方式，來解決元件尺寸極小化程度已接近極限的問題。此一方法是利用應(yīng)力改變晶格間距，來增加載流子的遷移率。

控制溝道區(qū)應(yīng)力常見的方法，為利用具有壓縮應(yīng)力(compressive-stressedSi-Ge?layer)的硅鍺層作為PMOS晶體管的溝道區(qū)，及利用具有拉伸應(yīng)力的硅層(tensile-strained?Si?layer)作為NMOS的溝道區(qū)，以改變晶格間距，來增加載流子的遷移率。然而，在CMOS工藝中，要同時形成上述溝道區(qū)時，在進行制作上相當(dāng)復(fù)雜。而且，在進行高熱處理形成硅鍺層時，會產(chǎn)生位錯(dislocation)的現(xiàn)象或是造成鍺的分離，而使得柵極擊穿電壓的特性惡化。

所以，近來在現(xiàn)有技術(shù)中，有一種局部機械應(yīng)力控制的方法，是利用作為接觸窗蝕刻停止層的氮化硅層，于溝道區(qū)產(chǎn)生應(yīng)力，來影響驅(qū)動電流的大小并改善載流子的遷移率。

雖然，上述局部機械應(yīng)力控制方法的操作簡單，但目前能改善溝道區(qū)的應(yīng)力有限。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的是提供一種半導(dǎo)體元件，可有效提升電子遷移率，以達(dá)成高速操作和低耗電量的目的。

本發(fā)明的再一目的是提供一種半導(dǎo)體元件的制造方法，可增加溝道區(qū)的應(yīng)力，以達(dá)成高速操作和低耗電量的目的。

本發(fā)明提出一種半導(dǎo)體元件，包括基底、柵介電層、柵極、源極/漏極區(qū)及應(yīng)力層。其中，柵介電層配置于基底上，而柵極配置于柵介電層上，且柵極的頂部面積大于底部面積。另外，源極/漏極區(qū)配置于柵極兩側(cè)的基底中，而應(yīng)力層配置于基底上，并覆蓋于柵極與源極/漏極區(qū)上。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件中，還包括淺摻雜區(qū)，配置于源極/漏極區(qū)與柵極之間的基底中。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件中，還包括環(huán)狀注入?yún)^(qū)(halo?implant?region)，配置于淺摻雜區(qū)下方的基底中。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件中，還包括金屬硅化物，配置于柵極與應(yīng)力層之間，及源極/漏極區(qū)與應(yīng)力層之間。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件中，金屬硅化物的材料為硅化鈦、硅化鎢、硅化鈷、硅化鎳、硅化鉬或硅化鉑。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件中，應(yīng)力層的材料為氮化硅、氧化硅或氮氧化硅。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件中，還包括襯氧化層，配置于柵極的側(cè)壁上。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件中，襯氧化層的材料包括氧化硅。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件中，柵極的材料包括摻雜多晶硅。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件中，基底為硅基底或絕緣層上有硅(silicon?on?insulator，SOI)的基底。

本發(fā)明提出一種半導(dǎo)體元件的制造方法，首先提供基底，在基底上由下而上已形成有柵介電層及導(dǎo)體層，再于導(dǎo)體層上形成圖案化光致抗蝕劑層。接著，以圖案化光致抗蝕劑層為掩模，進行蝕刻工藝，移除部分導(dǎo)體層以形成柵極，并移除部分柵介電層，其中柵極的頂部面積大于底部面積。然后，移除圖案化光致抗蝕劑層，再于柵極的側(cè)壁上形成間隙壁。接下來，于間隙壁兩側(cè)的基底中形成源極/漏極區(qū)，再移除間隙壁。之后，于基底上形成應(yīng)力層，并覆蓋柵極及源極/漏極區(qū)。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件的制造方法中，蝕刻工藝是使用二組蝕刻氣體比例變化進行分段蝕刻。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件的制造方法中，這些蝕刻氣體，一組為氯氣(Cl₂)及氧氣(O₂)，另一組為六氟乙烷(C₂F₆)、溴化氫(HBr)及氦氣(He)。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件的制造方法中，于移除圖案化光致抗蝕劑層之后，還包括于柵極兩側(cè)的基底中形成淺摻雜區(qū)。

依照本發(fā)明的一優(yōu)選實施例所述，在上述的半導(dǎo)體元件的制造方法中，淺摻雜區(qū)的形成方法包括離子注入法。