[發明專利]半導體封裝基板及具有該基板的半導體封裝件

無效

• 申請號: 200610077490.0
• 申請日: 2006-05-08
• 公開（公告）號: CN101071798A
• 公開（公告）日: 2007-11-14
• 發明（設計）人: 張文亮;陳昌福;賴裕庭
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/538;H01L25/065
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 程偉

技術領域

本發明是關于一種基板結構設計，特別是關于一種用于封裝芯片的半導體封裝基板及具有該基板的半導體封裝件。

背景技術

由于電子產品功能需求日益提升，且向輕薄短小的方向發展，除了要提升芯片的速度、容量等，也要將相同功能或不同功能的芯片封裝成一個電子元件，如美國專利第6,521,994號、第6,617,700號及第6,798,054號案即是多芯片模塊球柵陣列封裝(MCM?Package)技術。

多芯片封裝技術的基板線路設計上是使用通孔(包括鍍通孔(PTH)、微孔(Via)或盲孔等)直接貫穿基板，并利用焊線機(Wire?Bonder)以現有燒球技術在焊針(Capillary)尖端形成球形接點(Free?Air?Ball，FAB)，將該球形接點(Ball?Bond)焊接至芯片I/O連接點上，再連接到基板的電性連接墊上，芯片信號從焊線、導電線路經過通孔及接地層(或電源層)傳導到基板下方的焊球。

然而在進行焊線前，由于焊線機必須對芯片位置進行對位，故焊針此時會懸空等待，已形成的球形接點(FAB)會因成型過程中的高溫燒結而變硬。如此一來，在對芯片進行第一焊點的焊接時，會造成球形接點接觸不良，導致焊線脫落或虛焊等可靠性問題。

因此，如何有效解決上述封裝技術存在的問題，是目前業界亟待克服的一大課題。

發明內容

為克服上述現有技術的缺點，本發明的主要目的在于提供一種半導體封裝基板及具有該基板的半導體封裝件，避免球形接點變硬造成焊線脫落或虛焊等問題。

本發明的另一目的在于提供一種半導體封裝基板及具有該基板的半導體封裝件，解決多了芯片封裝中芯片的第一焊點脫落或虛焊的問題。

為達成上揭及其它目的，本發明提供一種半導體封裝基板，半導體封裝基板包括：基板本體，具有用于接置芯片的芯片預置區以及形成于各該芯片預置區周圍用于搭配焊線電性連接至對應芯片的多條電性連接墊；至少一中繼焊接部，設置在基板本體上的芯片預置區外圍，進行芯片打線制程前可在對應的中繼焊接部試焊，防止因打線過程延遲造成芯片第一焊點的球形接點變硬造成芯片焊線脫落及虛焊現象。

上述封裝基板中，該基板本體可具有多個芯片預置區，且各該芯片預置區是相互間隔設置。該中繼焊接部是設置在芯片預置區外圍鄰近于該芯片第一焊點的位置。

較佳地，該中繼焊接部是設在基板本體上對應芯片預置區外圍的單一電性連接墊。該多條電性連接墊是環設在對應的芯片預置區周圍。該基板本體是一單芯片球柵陣列(PBGA)基板，該基板本體也可以是一多芯片模塊球柵陣列式(Multi-Chip?Module?Ball?Grid?Array，MCMBGA)基板，該基板本體也可以是細微間距球柵陣列(Thin?&?Fine?BGA，TFBGA)基板。

本發明還提供具有上述基板的半導體封裝件，該半導體封裝件包括：基板，包括接置芯片的芯片預置區的基板本體以及設置在該基板本體上的芯片預置區外圍的至少一中繼焊接部，進行芯片打線制程前可在對應的中繼焊接部試焊，防止因打線過程延遲造成芯片第一焊點球形接點變硬所造成的芯片焊線脫落及虛焊現象；以及封裝膠體，形成于該基板上并包覆該芯片。

其中該基板還包括形成于各該芯片預置區周圍用于搭配焊線電性連接至對應芯片的多條電性連接墊。

本發明提供的半導體封裝基板及具有該基板的半導體封裝件，可在進行第一焊點焊接前，將已形成的球形接點打在中繼焊接部上，再接著進行焊線。如此，可在該中繼焊接部形成試焊用的球形接點，并且持續進行焊線動作，解決了現有技術球形接點變硬導致焊線脫落或虛焊等問題。

附圖說明

圖1是本發明半導體封裝基板實施例1的構造示意圖；

圖2A’、圖2A至圖2F是應用實施例1的半導體封裝基板進行焊接的流程示意圖；

圖2G是具有圖1基板的半導體封裝件的構造示意圖；

圖3是本發明半導體封裝件實施例2的構造示意圖；以及

圖4是本發明半導體封裝件實施例3的構造示意圖。

具體實施方式

實施例1