[發明專利]壓縮性氮化物層的制造方法和形成晶體管的方法有效
| 申請號: | 200610077218.2 | 申請日: | 2006-04-30 |
| 公開(公告)號: | CN101064254A | 公開(公告)日: | 2007-10-31 |
| 發明(設計)人: | 陳能國;蔡騰群;黃建中 | 申請(專利權)人: | 聯華電子股份有限公司 |
| 主分類號: | H01L21/318 | 分類號: | H01L21/318;H01L21/336;H01L21/8238 |
| 代理公司: | 北京市柳沈律師事務所 | 代理人: | 陶鳳波;侯宇 |
| 地址: | 中國臺灣新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 壓縮性 氮化物 制造 方法 形成 晶體管 | ||
技術領域
本發明涉及一種金屬氧化物半導體晶體管的制造方法,且特別是涉及一種壓縮性氮化物層(compressive?nitride?film)的制造方法和形成金屬氧化物半導體晶體管(MOS)的方法。
背景技術
隨著半導體工藝進入深次微米時代,因為提升NMOS和PMOS驅動電流將會大為改善晶體管元件的時間延遲功效(time-delay?performance),因此65nm以下的工藝對于NMOS和PMOS的驅動電流(drive?current)提升的需求已經日趨重要。舉例來說,傳統上有針對發展ILD低介電常數(low?k)材料來提升驅動電流的研究。而近年來,國內外已經開始研究淺溝槽隔離結構(STI)氧化層、多晶硅頂蓋(Poly-Cap)的氮化硅(SiN)壓縮結構(stressor)及接觸窗氮化硅中止層(SiN?contact?etching?stopr?layer,縮寫為SiN?CESL)的膜層應力(film?stress)對晶體管元件的驅動電流的影響。
結果是,將STI氧化物、多晶硅頂蓋的氮化硅壓縮結構與接觸窗氮化硅中止層膜層應力沉積成壓縮應力(compressive?stress)。而且膜層越壓縮,PMOS驅動電流增加地越多。
但是,以PECVD的方式在低溫400℃以下,目前全世界最佳的鍍膜(As-deposit)技術也只能達到-1.6GPa。因此,如何進一步地獲得更高壓縮應力的膜層已成為各界研究的課題之一。
發明內容
本發明的目的就是在提供一種壓縮性氮化物層的制造方法,可得到高壓縮應力的膜層。
本發明的再一目的是提供一種形成金屬氧化物半導體晶體管的方法,以提升PMOS的驅動電流增益。
本發明的又一目的是提供一種形成金屬氧化物半導體晶體管的方法,可同時改善PMOS與NMOS的結構應力。
本發明的另一目的是提供一種形成金屬氧化物半導體晶體管的方法,以增加電流增益,同時維持既有的元件結構。
本發明提出一種壓縮性氮化物層的制造方法,包括進行一道化學氣相沉積工藝,以于基底上形成一層氮化物層。這種方法的特征在于:在上述化學氣相沉積工藝期間需通入特定氣體,而此種特定氣體是選自包括氬氣(Ar)、氮氣(N2)、氪氣(Kr)和氙氣(Xe)的其中一種氣體或其組合。
依照本發明的一個實施例所述的壓縮性氮化物層的制造方法,當特定氣體是氬氣和氮氣的組合氣體時,氬氣流量約在100sccm~5000sccm之間,而氮氣流量約在1000sccm~30000sccm之間。
依照本發明的一個實施例所述的壓縮性氮化物層的制造方法,其中上述化學氣相沉積工藝所采用的低頻功率(LF?Power)約在50W~3000W之間。
依照本發明的一個實施例所述的壓縮性氮化物層的制造方法,其中通入前述特定氣體的時機可以是在化學氣相沉積工藝前段、中段或后段。
依照本發明的一個實施例所述的壓縮性氮化物層的制造方法,前述氮化物層包括氮化硅層、含碳的氮化硅層或含氧的氮化硅層。
本發明再提出一種形成金屬氧化物半導體晶體管的方法,包括先提供一基底,其上已形成至少一個柵極結構。然后,于柵極結構兩側的基底中形成源極與漏極,再于柵極結構頂面及源極與漏極的表面形成一層金屬硅化物層。之后,于基底上沉積一層壓縮介電層,以覆蓋柵極結構、源極與漏極,其中沉積壓縮介電層的方法包括在化學氣相沉積工藝期間通入特定氣體。其中,前述特定氣體是選自包括氬氣、氮氣、氪氣和氙氣的其中一種氣體或其組合。
本發明又提出一種形成金屬氧化物半導體晶體管的方法,包括先提供一基底,這個基底具有PMOS區與NMOS區,再于PMOS區與NMOS區的基底上各形成一個柵極結構。接著,于各柵極結構兩側的基底中形成源極與漏極,再分別于PMOS區與NMOS區的基底上沉積一層壓縮介電層(compressive?dielectric?film)和一層張力介電層(tensile?dielectric?film),以覆蓋各柵極結構、源極與漏極。其中,沉積前述壓縮介電層的方法包括在一道化學氣相沉積工藝期間通入特定氣體,而這種特定氣體是選自包括氬氣、氮氣、氪氣和氙氣的其中一種氣體或其組合。
依照本發明的另一個實施例所述的形成金屬氧化物半導體晶體管的方法,其中形成各柵極結構后還包括于基底上形成一層第一緩沖層(bufferlayer),以覆蓋各柵極結構。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯華電子股份有限公司,未經聯華電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610077218.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:具安全斷電功能的碎紙機
- 下一篇:可掛各種口徑塑料方便袋接嘔吐物裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





