[發明專利]非易失性存儲器的制造方法

無效

• 申請號: 200610077052.4
• 申請日: 2006-04-26
• 公開（公告）號: CN101064284A
• 公開（公告）日: 2007-10-31
• 發明（設計）人: 張格滎;張骕遠
• 申請（專利權）人: 力晶半導體股份有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/336
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波;侯宇

技術領域

本發明涉及一種半導體元件，且特別是涉及一種非易失性存儲器的制造方法。

背景技術

非易失性存儲器元件由于具有可多次數據的存入、讀取、抹除等操作，且存入的數據在斷電后也不會消失的優點，因此已成為個人計算機和電子設備所廣泛采用的一種存儲器元件。

典型的非易失性存儲器元件，一般是被設計成具有堆疊柵極(Stacked-Gate)結構，其中包括以摻雜多晶硅制作的浮置柵極(Floating?Gate)與控制柵極(Control?Gate)。浮置柵極位于控制柵極和基底之間，且處于浮置狀態，沒有和任何電路相連接，而控制柵極則與字線(Word?Line)相接，此外還包括隧穿氧化層(Tunneling?Oxide)和柵間介電層(Inter-Gate?Dielectric?Layer)分別位于基底和浮置柵極之間以及浮置柵極和控制柵極之間。

在目前提高元件集成度的趨勢下，會依據設計規則縮小元件的尺寸，通常浮置柵極與控制柵極之間的柵極耦合率(Gate?Coupling?Ratio)越大，其操作所需的工作電壓將越低。而提高柵極耦合率的方法包括增加柵間介電層的電容或減少隧穿氧化層的電容。其中，增加柵間介電層電容的方法為增加控制柵極層與浮置柵極之間所夾的面積。然而，隨著半導體元件集成度增加，現有的堆疊柵極結構，并無法增加控制柵極層與浮置柵極之間所夾的面積，而產生無法達到增加柵極耦合率以及增加元件集成度的問題。

另一方面，與非門(NAND)型陣列的閃存結構是使各存儲單元串接在一起，其集成度與面積利用率比或非門(NOR)型陣列的閃存好，已經廣泛地應用在多種電子產品中。但是，在制作與非門型陣列閃存時，往往需要兩道以上的光掩模才能將浮置柵極與控制柵極定義出來。也就是說，需進行兩次以上的光刻、蝕刻工藝才能完成。

發明內容

有鑒于此，本發明的目的就是在提供一種非易失性存儲器的制造方法，可以減少所使用的光掩模數，并且提高元件的集成度。

本發明的另一目的是提供一種非易失性存儲器的制造方法，可以增加浮置柵極與控制柵極之間所夾的面積，而提高柵極耦合率，并提升元件效能。

本發明提出一種非易失性存儲器的制造方法，包括下列步驟。首先，提供基底，此基底中已形成有往第一方向延伸的多個隔離結構。這些隔離結構突出于基底表面，且在隔離結構之間的基底上已形成有第一掩模層。在基底上形成第二掩模層，此第二掩模層覆蓋住隔離結構與第一掩模層。圖案化第二掩模層與第一掩模層，以形成往第二方向延伸的多個開口。這些開口暴露出部分基底表面與部分隔離結構的表面，且第一方向與第二方向交錯。在基底上形成隧穿介電層后，在開口中形成分別具有凹陷部的多個筒狀浮置柵極，這些筒狀浮置柵極分別位于相鄰的兩隔離結構與第一掩模層所包圍的位置上。在基底上形成柵間介電層。然后，在開口中分別形成多個控制柵極，這些控制柵極并填滿筒狀浮置柵極的凹陷部。

依照本發明的優選實施例所述的非易失性存儲器的制造方法，在開口中形成分別具有凹陷部的多個筒狀浮置柵極的步驟如下。先在基底上形成共形的第一導體層，并移除部分第一導體層，直到暴露出第二掩模層的表面。接著，在基底上形成犧牲材料層，并移除部分犧牲材料層，直到暴露出第二掩模層的表面。之后，移除部分第一導體層，直到暴露出隔離結構的表面。然后，移除犧牲材料層。

依照本發明的優選實施例所述的非易失性存儲器的制造方法，在開口中形成分別具有凹陷部的筒狀浮置柵極之后，還包括移除部分隔離結構，使隔離結構的頂部低于筒狀浮置柵極的頂部。

依照本發明的優選實施例所述的非易失性存儲器的制造方法，上述的第一掩模層與基底之間還包括形成有墊層。

依照本發明的優選實施例所述的非易失性存儲器的制造方法，在圖案化第二掩模層與第一掩模層的步驟之后與形成隧穿介電層的步驟之前，還包括移除部分墊層。

依照本發明的優選實施例所述的非易失性存儲器的制造方法，上述的墊層的材料與隔離結構的材料相同。

依照本發明的優選實施例所述的非易失性存儲器的制造方法，在移除墊層的同時，還包括移除部分隔離結構。

依照本發明的優選實施例所述的非易失性存儲器的制造方法，上述的柵間介電層的材料包括氧化硅/氮化硅/氧化硅。

依照本發明的優選實施例所述的非易失性存儲器的制造方法，在基底上形成控制柵極的步驟之后，還包括移除第一掩模層與第二掩模層。

依照本發明的優選實施例所述的非易失性存儲器的制造方法，在基底上形成控制柵極的步驟如下。先在基底上形成第二導體層，并以第二掩模層為終止層，移除部分第二導體層。