[發明專利]半導體器件測試圖形庫的生成方法

有效

• 申請號: 200610030310.3
• 申請日: 2006-08-23
• 公開（公告）號: CN101131634A
• 公開（公告）日: 2008-02-27
• 發明（設計）人: 金鋒;張興洲;常欣
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: G06F9/44
• 分類號: G06F9/44;G06F17/50
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 顧繼光

技術領域

本發明涉及一種半導體器件測試圖形庫的生成方法，尤其涉及一種使用計算機編程語言生成半導體器件測試圖形庫的方法。

背景技術

目前，半導體工藝開發過程中，所需要使用到的測試圖形庫，絕大多數是通過手動版圖重復編輯來完成對于參數尺寸值變化的要求。

下面以CMOS管(互補金屬氧化物半導體)為例，對傳統測試圖形庫的設計方法進行簡要說明。如圖1所示，溝道寬度和溝道長度是CMOS管測試圖形最重要的兩個特征參數，在工藝開發中往往需要有幾十個不同的尺寸值來監控這兩個參數對CMOS管特性的影響。對于版圖設計者來說，雖然僅僅是溝道寬度和溝道長度這兩個特征參數尺寸值發生變化，但由于CMOS管組成圖形之間有著設計規則的制約，幾乎所有層次的圖形都需要重新設計。而且，工藝開發過程中，要求接觸孔的數目要隨著溝道寬度尺寸值的變化而變化，以達到盡可能多打孔的目的。因此，采用上述手動版圖重復設計的方法會花費很多時間進行幾十遍重復設計的勞動，而且也增加了檢查的難度，錯誤在所難免。

發明內容

本發明要解決的技術問題是提供一種半導體器件測試圖形庫的生成方法，該方法可使用計算機編程語言對半導體測試圖形庫進行設計，可避免由于半導體器件參數尺寸值的變化而引起的重復勞動，縮短測試圖形庫的設計周期。

為解決上述技術問題，本發明是通過以下技術方案實現的：

(1)使用計算機編程語言對點進行描述，以實現點在二維坐標系中的x坐標值和y坐標值的存儲；

(2)使用計算機編程語言對多邊形進行描述，以實現多邊形由多個點確定；

(3)使用計算機編程語言對半導體基本單元的圖形進行描述，以實現半導體器件由多個多邊形組成；

(4)將上述描述應用到具體的半導體器件的測試圖形中，包括以下步驟：

a、選取某一點為原點，建立二維平面坐標系；

b、確定某一半導體器件測試圖形中各點的坐標；

c、對半導體器件進行描述，其中至少定義有該半導體器件所包括的各多邊形和特征參數；

d、構造出半導體器件的測試圖形庫。

本發明采用了上述技術方案，具有如下有益效果，即本發明使用計算機編程語言，通過對半導體測試圖形庫進行從點到多邊形，再從多邊形到圖形的逐層遞進的描述，消除了由于半導體器件參數尺寸值的變化所引起的圖形庫設計過程中的重復操作，實現了測試圖形庫的快速生成；從而降低了半導體圖形庫設計過程中的檢查難度，降低了設計錯誤的發生。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是CMOS管測試圖形的設計示意圖；

圖2是按逐層遞進的方式對半導體器件進行描述的示意圖；

圖3是CMOS管測試圖形的設計坐標系示意圖。

具體實施方式

由于測試圖形庫中的每一個半導體器件基本單元都是由多個多邊形組成的，而每個多邊形又是由多個點確定的。因此，本發明所述的測試圖形庫的生成方法包括以下步驟：

(1)使用計算機編程語言對點進行描述，以實現點在二維坐標系中的x坐標值和y坐標值的存儲。

(2)使用計算機編程語言對多邊形進行描述，從而實現了多邊形由多個點組成。

(3)使用計算機編程語言對半導體基本單元的圖形進行描述，從而實現半導體器件基本單元是由多個多邊形組成。

如圖2所示，通過上述三個步驟，就實現了對半導體器件的測試圖形從點到多邊形、再從多邊形到圖形的逐層描述，下面就可在此基礎上通過以下步驟來具體實現測試圖形庫的生成：

(4)將上述描述應用到具體的半導體器件的測試圖形中，包括以下步驟：

a、選取某一點為原點，建立xy平面坐標系；

b、確定某一半導體器件測試圖形中各點的坐標；

c、對半導體器件進行描述，其中定義有該半導體器件所包括的各多邊形、特征參數等；

d、構造出所述半導體器件的測試圖形。

下面使用C++語言，以一CMOS管測試圖形的生成過程為例，來具體所說明本發明所述的方法：

如圖1所示，CMOS管由多晶硅、注入層、注入孔、擴散阱等多邊形組成，而每個多邊形又是由多個點所確定的。

因此，首先對點(vertex)進行類描述，以實現點在二維坐標系中的x坐標值和y坐標值的存儲：

class?Vertex{

??private: