[發明專利]雙鑲嵌結構的制造方法

有效

• 申請號: 200610029908.0
• 申請日: 2006-08-10
• 公開（公告）號: CN101123243A
• 公開（公告）日: 2008-02-13
• 發明（設計）人: 寧先捷
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

技術領域

本發明涉及半導體制造技術領域，特別涉及一種雙鑲嵌結構(dualdamascene?structure)的制造方法。

背景技術

當今半導體器件制造技術飛速發展，半導體器件已經具有深亞微米結構，集成電路中包含巨大數量的半導體元件。在如此大規模集成電路中，元件之間的高性能、高密度的連接不僅在單個互連層中互連，而且要在多層之間進行互連。因此，通常提供多層互連結構，其中多個互連層互相堆疊，并且層間絕緣膜置于其間，用于連接半導體元件。特別是利用雙鑲嵌(dual-damascene)工藝形成的多層互連結構，其預先在層間絕緣膜中形成溝槽(trench)和連接孔(via)，然后用導電材料例如銅(Cu)填充所述溝槽和連接孔。這種互連結構已經在集成電路制造中得到廣泛應用。

雙鑲嵌工藝的技術重點在于蝕刻填充導體金屬用的溝槽刻蝕技術。在雙鑲嵌工藝的前段蝕刻工藝中，目前存在兩種方法制作雙鑲嵌構造的溝槽，第一種方法是先在介電層的上部定義出導線溝槽，之后利用另一光刻膠層定義介層窗開口。另一種方法是首先在介電層中定義出完全穿透介電層的介層窗開口，然后利用另一光刻膠層定義導線溝槽。但無論是哪種方法，都需要在襯底表面和層間介電層(ILD)之間形成一層含氮的覆蓋層。

隨著器件的特征尺寸不斷縮小，襯底中器件的密集程度越來越高，對集成電路的性能尤其是射頻條件下的高速處理信號的性能提出了更高的要求。為了降低射頻信號在電路中的延遲，目前普遍采用低介電常數(low?k)材料作為層間介電層(ILD)，以降低電路中的RC延遲。然而，由于low?k材料的密度較低，低密度介電材料的大量使用對制造雙鑲嵌結構會帶來一些負面問題。例如，申請號為200510056297.4的中國專利申請中描述了一種雙鑲嵌結構的制造方法。圖1至圖5為說明該現有制造雙鑲嵌結構方法的剖面示意圖。如圖1至圖5所示，圖1中，在形成雙鑲嵌結構時，通常要在具有互連線12a和12b的襯底10表面和ILD層14之間形成由SiCN或Si₃N₄組成的覆蓋層13。該覆蓋層可防止襯底中互連線12a和12b中的金屬銅擴散到ILD層14中，亦可防止刻蝕過程中互連線12a和12b不被刻蝕。圖2中，在ILD層14中利用光刻、刻蝕等工藝形成連接孔15a和15b，之后，在圖3中，于ILD層上表面覆蓋底部抗反射層(BARC)16。然后，如圖4所示，在BARC層16表面涂布光致抗蝕劑，并通過曝光、顯影，形成圖案化的光致抗蝕劑17a和17b。在這個過程中，尤其是在后續刻蝕BARC層16以形成溝槽的過程中，如圖5所示，覆蓋層13中的氮離子會穿過低密度的ILD層14和BARC層16與光致抗蝕劑17a和17b發生反應，在光致抗蝕劑側壁上形成難溶的高分子聚合物“腫塊”18a和18b，本文將這種現象稱為“光致抗蝕劑中毒(resist?poisoning)”。光致抗蝕劑中毒現象會導致溝槽圖形出現缺陷。

發明內容

因此，本發明的目的在于提供一種雙鑲嵌結構的制造方法，能夠消除光致抗蝕劑中毒現象的發生。

為達到上述目的，本發明提供了一種雙鑲嵌結構的制造方法，包括：

提供一表面具有第一介質層的半導體襯底；

在所述第一介質層中形成金屬互連線；

在所述第一介質層和所述導電結構層表面形成覆蓋層；

在所述覆蓋層上形成第二介質層并在所述第二介質層中形成連接孔；

在所述第二介質層上形成三層結構；

刻蝕所述三層結構和所述覆蓋層直至露出所述金屬互連線；

填充金屬材料形成雙鑲嵌結構。

所述三層結構包括底部抗反射層、遮擋層和光致抗蝕劑層，所述底部抗反射層覆蓋所述第二介質層的表面，所述遮擋層形成于所述抗反射層表面，所述光致抗蝕劑層構圖于所述遮擋層表面。

所述遮擋層為利用等離子增強化學氣相淀積工藝在150℃～300℃的溫度范圍內淀積形成。

所述遮擋層為富硅聚合物，利用旋涂(spin-on)工藝形成，厚度為500～4000。

所述遮擋層為氧化硅，厚度為300～3000。

所述第二介質層為碳氧化硅(SiCO)，氧化硅或氟化硅玻璃，厚度為1000～20000。

所述覆蓋層為氮化硅或氮氧化硅或氮碳氧化硅，厚度為200～1200。

位于所述第二介質層表面上的所述底部抗反射層的厚度為1000～8000。

所述光致抗蝕劑層的厚度為1000～20000。