[發(fā)明專利]CMOS圖像傳感器及其制造工藝方法

無效

• 申請?zhí)枺?/td>: 200610029339.X
• 申請日: 2006-07-25
• 公開（公告）號: CN101114660A
• 公開（公告）日: 2008-01-30
• 發(fā)明（設(shè)計(jì)）人: 趙立新;李文強(qiáng);李杰
• 申請（專利權(quán)）人: 格科微電子（上海）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146;H01L21/822;H01L21/8238
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司
• 代理人: 丁紀(jì)鐵

技術(shù)領(lǐng)域

本發(fā)明涉及一種CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)圖像傳感器；本發(fā)明還涉及該圖像傳感器的制造工藝方法。

背景技術(shù)

在圖像傳感器領(lǐng)域，CCD(電荷藕合器件)一直處于主導(dǎo)地位。但是，由于其制造工藝與CMOS工藝無法兼容，信號處理電路無法與CCD集成在同一芯片上，給CCD在制造成本和系統(tǒng)解決方案上帶來了無法克服的局限。

近年來，CMOS圖像傳感器(有源像素)技術(shù)迅速發(fā)展。CMOS圖像傳感器的制造工藝與信號處理芯片的CMOS電路制造工藝完全兼容，因此可以很方便的將圖像傳感器與信號處理集成在同一芯片上，不僅降低了系統(tǒng)成本，而且使系統(tǒng)的功耗降低，系統(tǒng)集成方案更加簡單，并更加微型化。

通常地，一個(gè)CMOS有源像素包含了3-4個(gè)MOS晶體管和一個(gè)光電二極管。

如圖1和圖2所示，現(xiàn)有的NMOS晶體管和PMOS晶體管通常都具有側(cè)墻(spacer)結(jié)構(gòu)。在現(xiàn)有的CMOS集成電路制造工藝中，側(cè)墻用于改善晶體管的電流電壓特性，其具體工藝流程為：在多晶硅刻蝕后，先進(jìn)行P管(PMOS晶體管)和N管(NMOS晶體管)的LDD(Light?Doped?Drain，輕摻雜的源漏區(qū))注入，然后淀積一定厚度的SiO₂和/或Si₃N₄膜，再用干法刻蝕方法除去這層膜，殘余在多晶硅側(cè)壁的SiO₂/Si₃N₄膜就是側(cè)墻；接著進(jìn)行高摻雜的源漏區(qū)注入，完成晶體管的源漏結(jié)構(gòu)。

但是，在現(xiàn)有的側(cè)墻制造工藝過程中，不可避免的會(huì)造成硅表面的損傷和熱過程引起的雜質(zhì)再分布，由此大大地降低了CMOS圖像傳感器的性能。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種CMOS圖像傳感器，其具有較好的光學(xué)性能，且制造工藝簡單、制造成本低；為此，本發(fā)明還要提供一種CMOS圖像傳感器的制造工藝方法。

為解決上述技術(shù)問題，本發(fā)明CMOS圖像傳感器，其采用無側(cè)墻結(jié)構(gòu)的MOS晶體管。

上述CMOS圖像傳感器的制造工藝方法如下：

在進(jìn)行多晶硅柵或多晶硅化合物柵刻蝕后，用單次的NMOS晶體管源漏區(qū)注入和單次的PMOS晶體管源漏區(qū)注入即完成晶體管源漏結(jié)構(gòu)，省略現(xiàn)有工藝中的側(cè)墻形成工藝、NMOS晶體管源漏區(qū)重?fù)诫s注入和PMOS晶體管源漏區(qū)重?fù)诫s注入的工藝步驟。

本發(fā)明具有以下有益效果：由于省略了側(cè)墻刻蝕的側(cè)墻形成工藝，光電二極管的表面缺陷減少，從而顯著改善CMOS圖像傳感器的光學(xué)性能。此外，熱過程的減少使得雜質(zhì)分布更加容易控制。同時(shí)，由于這種方案省略了側(cè)墻形成，P+注入，N+注入等工藝模塊，顯著降低了制造工藝的復(fù)雜度和制造成本。

附圖說明

以下結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)的說明：

圖1是現(xiàn)有的有側(cè)墻結(jié)構(gòu)的NMOS晶體管結(jié)構(gòu)示意圖；

圖2是現(xiàn)有的有側(cè)墻結(jié)構(gòu)的PMOS晶體管結(jié)構(gòu)示意圖；

圖3是本發(fā)明CMOS圖像傳感器中無側(cè)墻結(jié)構(gòu)的NMOS晶體管結(jié)構(gòu)示意圖；

圖4是本發(fā)明CMOS圖像傳感器中無側(cè)墻結(jié)構(gòu)的PMOS晶體管結(jié)構(gòu)示意圖。

具體實(shí)施方式

本發(fā)明在現(xiàn)有的NMOS晶體管和PMOS晶體管制造工藝方法的基礎(chǔ)上省略側(cè)墻形成工藝，形成如圖3和圖4所示的無側(cè)墻結(jié)構(gòu)的NMOS晶體管和PMOS晶體管。

本發(fā)明采用如下工藝制造無側(cè)墻結(jié)構(gòu)的MOS晶體管：

1、調(diào)整(加大)NMOS晶體管、PMOS晶體管的LDD注入濃度，并跳過側(cè)墻形成模塊(包括側(cè)墻膜淀積、刻蝕等側(cè)墻形成工藝)以及P+、N+注入模塊。

2、將Salicide(自對準(zhǔn)硅化物)工藝改為Polycide(多晶硅化合物)工藝或多晶硅工藝。

由于本發(fā)明省略了側(cè)墻刻蝕，CMOS光電二極管的表面缺陷減少，從而顯著改善CMOS圖像傳感器的光學(xué)性能。此外，熱過程的減少使得雜質(zhì)分布更加容易控制。同時(shí)，由于這種方案省略了側(cè)墻形成，P+注入，N+注入等工藝模塊，顯著降低了制造工藝的復(fù)雜度和制造成本。