[發明專利]用于高壓制程的器件隔離結構及其制作方法

無效

• 申請號: 200610029248.6
• 申請日: 2006-07-21
• 公開（公告）號: CN101110423A
• 公開（公告）日: 2008-01-23
• 發明（設計）人: 錢文生;陳曉波;伍宏
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L21/822;H01L21/762
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 顧繼光

技術領域

本發明涉及一種半導體器件結構，特別是涉及一種用于高壓制程的淺溝槽隔離混合局部硅氧化隔離的器件結構。本發明還涉及該器件隔離結構的制作方法。

背景技術

在現代半導體器件制造工藝中，淺溝槽隔離(STI)與局部硅氧化隔離(LOCOS)是被普偏采用的兩種器件隔離結構。LOCOS有著良好的隔離效果，但是占用面積相對STI更大。隨著半導體器件制程技術不斷發展，器件尺寸不斷縮小，對器件隔離結構所占面積要求加強。STI由于其本身所占面積相對較小的優勢，成為先進制程所采用的主流器件隔離結構。但是STI由于本身結構和制程上的特點，常常會受到高溫過程的影響，從而在硅與氧化硅的分界面上，由于不同材料之間的巨大應力而產生例如空間電荷等副產品。這將大大影響器件隔離的效果，甚至直接導致器件隔離失效。對于高壓制程來說，長時間的高溫退火過程對于保證器件特性往往是不可避免的。這也就導致STI工藝往往在高壓制程中實現起來遇到很多困難，也不利于最終的制程控制。

發明內容

本發明要解決的技術問題是提供一種用于高壓制程的器件隔離結構，在保證器件具有同樣隔離效果的基礎上，盡量減小隔離結構所占用的模塊面積；為此，本發明還涉及該器件隔離結構的制作方法。

為解決上述技術問題，本發明用于高壓制程的器件隔離結構是采用如下技術方案實現的，

包括具有低壓區域和高壓區域的半導體襯底，通過光刻打開低壓區域并且在低壓區域形成STI隔離結構，通過光刻打開高壓區域并且在高壓區域形成LOCOS隔離結構。

本發明實現上述結構的第一種方法是：

首先，在半導體襯底上，通過光刻在低壓區域利用標準STI工藝制作STI隔離結構；

然后，通過光刻打開高壓區域，在高壓區域利用標準LOCOS制作工藝制作隔離結構。

本發明實現上述結構的第二種方法是：

首先，在半導體襯底上，通過光刻在高壓區域利用標準LOCOS工藝制作LOCOS隔離結構；

利用化學機械研磨(CMP)工藝，將高壓隔離LOCOS區域高出半導體襯底平面的二氧化硅稍許研磨平整；

通過光刻打開低壓區域，在低壓區域利用標準STI工藝制作STI隔離結構。

本發明通過一種用于高壓制程的STI混合LOCOS隔離的結構，解決高壓制程中的器件隔離問題，保證在器件具有同樣隔離效果的基礎上，盡量減小隔離結構所占用的模塊面積。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是本發明第一種用于高壓制程的器件隔離結構及制作過程示意圖；

圖2是本發明第二種用于高壓制程的器件隔離結構及制作過程示意圖；

圖3是本發明第一種制作方法流程圖；

圖4是本發明第二種制作方法流程圖。

具體實施方式

在現有的高壓制程工藝中，一般只選用STI或者LOCOS之中的一種隔離結構用作器件隔離。器件隔離結構的制作過程一般放在硅片加工的最初期，通過標準STI或者LOCOS工藝將器件隔離結構首先在硅片上做好，然后再逐步完成器件結構以及其余后道工藝的制作。

本發明是將兩種隔離結構STI與LOCOS同時做在一套高壓制程中。對于低壓區域的器件隔離，由于工作電壓不高，對器件的隔離效果要求不高，所以采用STI隔離結構；對于高壓區域的器件隔離，考慮到工作電壓較高，為了保證良好的器件隔離效果，所以采用LOCOS隔離結構。本發明的制作過程依然是在硅片加工的初期完成，與高、低壓區域相對應，分別對應采用LOCOS和STI結構先后制作隔離結構。

制作本發明的用于高壓制程的器件隔離結構，可以采用兩種方法實現：

本發明實現上述結構的第一種方法是：

首先，在半導體襯底上，通過光刻在低壓區域利用標準STI工藝制作STI隔離結構；

然后，通過光刻打開高壓區域，在保持低壓區域不受影響的前提下，在高壓區域利用標準LOCOS制作工藝制作隔離結構；

器件隔離結構完成，按照一般流程制作器件的其他部分。

本發明實現上述結構的第二種方法是：

首先，在半導體襯底上，通過光刻在高壓區域利用標準LOCOS工藝制作LOCOS隔離結構；

利用CMP工藝，將高壓隔離LOCOS區域高出半導體襯底平面的二氧化硅稍許研磨平整；