[發明專利]存儲器件分離柵極的制造方法

有效

• 申請號: 200610028779.3
• 申請日: 2006-07-10
• 公開（公告）號: CN101106109A
• 公開（公告）日: 2008-01-16
• 發明（設計）人: 洪中山;金賢在;季華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/28
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

技術領域

本發明涉及半導體制造技術領域，特別涉及一種存儲器件分離柵極(splitgate)的制造方法。

背景技術

非揮發性存儲器件如閃存(Flash?memory)器件其能夠在斷電時保存數據且能夠可重復的存儲、讀取及擦除而被廣泛應用于計算機通訊和存儲領域。一個典型的閃存存儲單元包括一個摻雜的浮柵和一個控制柵極的堆疊柵極結構，控制柵極與浮柵絕緣，浮柵位于襯底上漏極和源極中間絕緣氧化層上方。通過在控制柵極及源漏之間施加不同的電壓，襯底中的電子通過Fowler-Nordheim(F-N)隧穿效應被注入到浮柵中或從浮柵中擦除。在堆棧柵極旁制造分離柵極可改善閃存器件的過消除問題。專利申請號為200410103495.7的中國專利公開了一種制造分離柵閃存設備的方法。通過多個帶有分離柵極的閃存單元串連的NAND陣列可以增加閃存單元的集成度。圖1A～圖1H是現有技術中一種NAND閃存陣列分離柵極的制造方法。

如圖1A所示，首先提供一半導體襯底100，半導體襯底中形成有隔離103。所述半導體襯底上形成有復數個柵極。所述柵極為包括硬掩膜層114a，氧化層112a，多晶硅層110a的堆棧結構。在所述柵極兩側形成側墻115，側墻115保護柵極。

如圖1B在所述柵極之間的溝槽中填充導電層118，所述導電層118為多晶硅并回刻形成如圖1C所述的分離柵極118a.

但是由于隨著器件的縮小，柵極尺寸及柵極之間的距離也不斷縮小，使得柵極之間的溝槽深寬比較大，在沉積導電層118過程中由于階梯覆蓋不佳，會造成間隙沒有完全填充而在溝槽之間的導電層中產生空洞。如圖1D所示，填充導電層118過程中溝槽頂部被覆蓋而產生夾斷致使產生空洞119。在對所述導電層118回刻而形成的分離柵118a上會留下缺陷縫隙120，如圖1E所示。若分離柵極118a厚度較薄，縫隙120底部露出襯底，嚴重影響器件的性能。

發明內容

本發明提供一種存儲器件分離柵極的制造方法，該方法能夠避免在分離柵極上形成缺陷縫隙。

本發明提供的一種存儲器件分離柵極的制造方法，包括：

提供一具有復數溝槽和凸棱的半導體襯底；

在所述溝槽內及凸棱上形成第一覆蓋層；

刻蝕所述第一覆蓋層使其厚度介于所述溝槽深度的十分之一至二分之一之間；

在所述溝槽側壁、第一覆蓋層和凸棱上形成第二覆蓋層；

刻蝕所述第二覆蓋層至溝槽側壁及凸棱上的第二覆蓋層全部被移除。

所述溝槽側壁形成有第一介質層。

所述第一介質層為氧化硅。

所述凸棱上有硬掩膜層。

所述硬掩膜層為氮化硅。

所述第一覆蓋層多晶硅。

所述第一覆蓋層的形成方法為物理氣相沉積或化學氣相沉積。

所述第二覆蓋層為多晶硅。

所述第二覆蓋層厚度小于溝槽寬度的三分之一。

對第二覆蓋層的刻蝕為等向性刻蝕。

所述溝槽底部形成有第二介質層。

所述第二介質層為氧化硅。

相應的，本發明還提供一種存儲器件分離柵極的制造方法，包括：

提供一具有復數溝槽和凸棱的半導體襯底；

在所述溝槽內及凸棱上形成第一覆蓋層；

刻蝕所述第一覆蓋層使其厚度介于所述溝槽深度的十分之一至二分之一之間；

在所述第一覆蓋層上形成厚度小于溝槽寬度三分之一的第二覆蓋層；

等向刻蝕所述第二覆蓋層至溝槽側壁及凸棱上的第二覆蓋層全部被移除。

所述凸棱上有硬掩膜層。

所述硬掩膜層為氮化硅。

所述第一覆蓋層為多晶硅。

與現有技術相比，本發明具有以下優點：本發明中在形成分離柵極過程中通過首先沉積第一覆蓋層填充柵極之間的溝槽，回刻使所述第一覆蓋層使其厚度減小為所述溝槽深度的二分之一，接著沉積與第一覆蓋層相同的第二覆蓋層，所述第二覆蓋層會填充形成于所述第一覆蓋層上的縫隙。然后采用等向性刻蝕去除溝槽側壁及柵極上的第二覆蓋層，從而在溝槽中形成沒有縫隙的分離柵極。本發明方法通過沉積第二覆蓋層填充的方法而避免在形成的分離柵極上形成縫隙。

附圖說明

圖1A～圖1E為現有技術中一種NAND閃存陣列分離柵極制造方法及其產生空洞缺陷的剖面示意圖；

圖2為根據本發明實施例的制造方法的流程圖；

圖3A～圖3K為根據本發明實施例的制造方法的剖面示意圖。

具體實施方式