[發明專利]一種MIM電容材料刻蝕方法

無效

• 申請號: 200610025838.1
• 申請日: 2006-04-19
• 公開（公告）號: CN101059657A
• 公開（公告）日: 2007-10-24
• 發明（設計）人: 劉鵬;鄭蓮晃;韓秋華;吳湘惠;陳寰;朱旋
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G03F7/20
• 分類號: G03F7/20;H01L21/00
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

技術領域

本發明涉及一種可使上電極表面無冠狀缺陷的MIM(Metal-Insulator-Metal，即金屬-絕緣體-金屬)電容材料的刻蝕方法。

背景技術

在集成電路領域，特征尺寸的減小和電路密度的增大均會有效提高電路速度、縮短傳輸距離以及使信號傳遞時間縮短，為人類生活和工作帶來更大方便。但集成電路小型化的發展趨勢要求組件具有足夠高的電容密度，以便于信息的存儲。傳統的金屬絕緣層半導體(MIS)電容器若要獲取所需的電容密度會導致絕緣層與半導體間，因能帶差較低而容易產生漏電流。于是，人們將高介電常數絕緣材料應用于絕緣層，并利用金屬作為下電極材料來取代硅半導體，形成了高介電常數的MIM電容結構用以取代MIS電容器。

當前的集成電路生產工藝中，如申請號為“ZL03108821.x”的中國專利申請中所述，通常采用SiN作為絕緣層材料，選擇Ta作MIM電容器件的上電極材料，選擇Cu合金作MIM電容器件的下電極材料。

圖1至圖5是現有技術工藝流程示意圖，如圖1至圖5所示，現有集成電路中MIM電容上電極材料刻蝕的生產步驟為：首先在晶片上淀積一層金屬材料作下電極10；然后在下電極金屬材料10上淀積一層絕緣材料作絕緣層20；隨后在絕緣層材料20上淀積一層金屬作上電極30，形成MIM架構；為將上電極材料刻蝕出電極引線，需在上電極材料上再淀積一層硬掩膜材料，例如SiON；然后在硬掩膜材料上涂覆光刻膠50，采用相應刻蝕技術，將硬掩膜材料刻蝕出電極引線圖形；接下來利用硬掩膜材料上刻蝕出的電極引線圖形，采用相應刻蝕技術，將上電極材料刻蝕出電極引線，最后去除硬掩膜表面殘留的光刻膠50。

圖6至圖7是冠狀缺陷產生過程示意圖，如圖6、圖7所示，實際生產發現，此種方法在刻蝕材料為鉭(Ta)的上電極30時，由于Ta與刻蝕氣體Cl2反應生成的TaCl_x揮發性較差，易與尚未去除的光刻膠50反應生成Ta基聚合物，且所述Ta基聚合物附著在尚未去除的光刻膠50之上。去除所述光刻膠50后，所述Ta基聚合物則殘留在硬掩膜上，形成冠狀表面缺陷60，極大地影響了產品的良品率。

發明內容

本發明的目的在于提供一種可使上電極硬掩膜表面無冠狀刻蝕缺陷、進而提高產品良品率的MIM電容材料刻蝕方法。

為達到上述目的，本發明的MIM電容材料刻蝕方法包括：

在晶片上淀積一層金屬材料作下電極；所述下電極材料可選用銅合金；

在下電極金屬材料上淀積一層絕緣材料作絕緣層；所述絕緣材料可選用SiN等；

在絕緣材料上淀積一層金屬材料作為上電極；所述金屬可選用Ta等；

在上電極材料上再淀積一層掩膜材料，應生產后續工序要求，所述掩膜材料應選用具有良好阻擋作用及較高絕緣強度的硬掩膜材料；；所述硬掩膜材料可選用SiON等；

在硬掩膜材料上涂覆光刻膠，采用相應刻蝕技術，在硬掩膜材料上刻蝕出電極引線圖形制成硬掩膜版；

去除硬掩膜版表面的光刻膠；

利用硬掩膜版上的電極引線圖形，采用相應刻蝕技術，將上電極材料刻蝕出電極引線圖形。

所用刻蝕技術可采用干式刻蝕技術，刻蝕氣體可選用Cl₂。

采用本發明所述的方法，由于在刻蝕上電極材料之前光刻膠層已經被去除，上電極材料Ta與刻蝕氣體Cl₂反應生成的TaCl_x將不再有機會與光刻膠反應生成聚合物造成表面缺陷，從而有效地去除了MIM電容上電極冠狀表面缺陷，提高了產品的良品率。

附圖說明

圖1至圖5是現有技術工藝流程示意圖；

圖6至圖7是冠狀缺陷產生過程示意圖；

圖8至圖12是本發明的工藝流程示意圖；

其中：

10：下電極；???????????20：絕緣層；

30：上電極；???????????40：硬掩膜版；

50：光刻膠；???????????60：冠狀表面缺陷；

具體實施方式

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。

本發明的基本構思是：改變原有工藝步驟的順序，將硬掩膜材料刻蝕出相應電極引線圖形制成硬掩膜版后，先去除其表面的光刻膠，再利用硬掩膜版上的電極引線圖形，采用相應刻蝕技術，將上電極材料刻蝕出電極引線圖形。