[發明專利]基于FPGA設計的快速自適應消噪模塊

無效

• 申請號: 200610015693.7
• 申請日: 2006-09-18
• 公開（公告）號: CN101150304A
• 公開（公告）日: 2008-03-26
• 發明（設計）人: 胡勇;沈沖飛
• 申請（專利權）人: 中國醫學科學院生物醫學工程研究所
• 主分類號: H03H17/02
• 分類號: H03H17/02;H03H21/00
• 代理公司: 天津盛理知識產權代理有限公司
• 代理人: 王來佳

技術領域

本發明涉及數字濾波設備領域，尤其是一種基于FPGA設計的快速自適應消噪模塊。

背景技術

現場可編程門陣列(FPGA，英文為Field?Programmable?Gate?Array)是作為專用集成電路(ASIC)的一種半定制電路而出現，它既解決了定制電路的不足，又克服了原有可編程器件門電路數目有限的缺點，因此，現場可編程門陣列(FPGA)芯片得到了廣泛的應用。目前，一些研究人員開始使用FPGA芯片開發LMS數字濾波器產品，但是現有的技術主要集中于如何在一定的誤差范圍內減少對FPGA芯片資源的占用，而沒有考慮LMS濾波器的通用性問題。這樣使得對不同類型的信號處理都要由具有專業知識的人員操作并使用比較煩瑣的算法來算出合適的濾波器參數，由于該信號易受噪聲干擾，其預先設定的濾波器參數不一定都適合，即使對同一類信號的處理也是如此。這種采用預先設置參數的方法，不能對一些噪聲及干擾信號進行實時調整，從而導致濾波器性能的下降。特別是，這種方法對于從很微弱的信號中檢測出所需要的信號更是難以實現，而且，沒有基于FPGA設計的自適應噪聲消除器。

發明內容

本發明的在于克服現有技術的不足，提出一種可以實時自動調整濾波器參數、能夠從很微弱的信號中提取有效信號的基于FPGA設計的快速自適應消噪模塊。

本發明解決其技術問題是采取以下技術方案實現的：

該基于FPGA設計的快速自適應消噪模塊，其特征在于：由信號轉換電路、μ值計算電路、LMS濾波器電路及輸出調整電路構成，原始信號s(n)及噪聲輸入r(n)分別連接到信號轉換電路的兩個輸入端，信號轉換電路輸出的幅值調整后的輸入信號s1(n)和參考信號r1(n)分別連接到LMS濾波器兩個輸入端，參考信號r1(n)還與μ值計算電路的輸入端相連接，μ值計算電路輸出的μ值連接到LMS濾波器的第三個輸入端，LMS濾波器的輸出信號y(n)連接到輸出調整電路的一個輸入端，該輸出調整電路的另一個輸入端與信號轉換電路的調整信號m相連接，其輸出端輸出去除噪聲的信號Y(n)。

而且，所述的信號轉換電路包括原始信號轉換電路及噪聲信號轉換電路，其中原始信號轉換電路由比較器(1)、寄存器(1)、除法器(1)、移位寄存器(1)、寄存器(2)依次連接構成，原始信號s(n)分別連接到比較器(1)的一個輸入端和除法器(1)的被除數端，寄存器(1)的輸出端還與比較器(1)的另一個輸入端相連接，寄存器(2)輸出轉換后的輸入信號s1(n)；噪聲信號轉換電路由比較器(2)、寄存器(3)、除法器(2)、移位寄存器(2)，寄存器(4)依次連接構成，噪聲輸入r(n)分別連接到比較器(2)的一個輸入端和除法器(2)的被除數端、寄存器(3)的輸出端還分別與比較器(2)的另一個輸入端及整數乘法器(1)的一個輸入端相連接，移位寄存器(2)的另一個輸出端與整數乘法器(1)的另一個輸入端相連接，寄存器(4)輸出轉換后的參考信號r1(n)，整數乘法器(1)調整信號m。

而且，所述的μ值計算電路由寄存器(5-8)、小數乘法器(1-5)、小數加法器(1-4)、除法器(3)及整數乘法器(2)構成實現LMS濾波器參數μ值的計算，該μ值計算公式如下：

μ＝a/[r1²(n)+r1²(n-1)+r1²(n-2)+r1²(n-3)+r1²(n-4)]

其中：a是一個常數，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分別代表n、n-1、n-2、n-3、n-4時刻輸入到LMS濾波器的參考信號。

而且，所述的LMS濾波器電路由寄存器(9-18)、小數乘法器(6-15)、小數加法器(5-14)、反相器及整數乘法器(3)構成實現LMS濾波器y(n)信號的計算與輸出，y(n)信號的計算公式如下：

y(n)＝s1(n)-[W₀(n)r1(n)+W₁(n)r1(n-1)+W₂(n)r1(n-2)

+W₃(n)r1(n-3)+W₄(n)r1(n-4)]