[發(fā)明專利]基于FPGA設(shè)計(jì)的快速自適應(yīng)消噪模塊

無效

• 申請?zhí)枺?/td>: 200610015693.7
• 申請日: 2006-09-18
• 公開（公告）號: CN101150304A
• 公開（公告）日: 2008-03-26
• 發(fā)明（設(shè)計(jì)）人: 胡勇;沈沖飛
• 申請（專利權(quán)）人: 中國醫(yī)學(xué)科學(xué)院生物醫(yī)學(xué)工程研究所
• 主分類號: H03H17/02
• 分類號: H03H17/02;H03H21/00
• 代理公司: 天津盛理知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 王來佳

1.基于FPGA設(shè)計(jì)的快速自適應(yīng)消噪模塊，其特征在于：由信號轉(zhuǎn)換電路、μ值計(jì)算電路、LMS濾波器電路及輸出調(diào)整電路構(gòu)成，原始信號s(n)及噪聲輸入r(n)分別連接到信號轉(zhuǎn)換電路的兩個(gè)輸入端，信號轉(zhuǎn)換電路輸出的幅值調(diào)整后的輸入信號s1(n)和參考信號r1(n)分別連接到LMS濾波器兩個(gè)輸入端，參考信號r1(n)還與μ值計(jì)算電路的輸入端相連接，μ值計(jì)算電路輸出的μ值連接到LMS濾波器的第三個(gè)輸入端，LMS濾波器的輸出信號y(n)連接到輸出調(diào)整電路的一個(gè)輸入端，該輸出調(diào)整電路的另一個(gè)輸入端與信號轉(zhuǎn)換電路的調(diào)整信號m相連接，其輸出端輸出去除噪聲的信號Y(n)。

2.根據(jù)權(quán)利要求1所述的基于FPGA設(shè)計(jì)的快速自適應(yīng)消噪模塊，其特征在于：所述的信號轉(zhuǎn)換電路包括原始信號轉(zhuǎn)換電路及噪聲信號轉(zhuǎn)換電路，其中原始信號轉(zhuǎn)換電路由比較器(1)、寄存器(1)、除法器(1)、移位寄存器(1)、寄存器(2)依次連接構(gòu)成，原始信號s(n)分別連接到比較器(1)的一個(gè)輸入端和除法器(1)的被除數(shù)端，寄存器(1)的輸出端還與比較器(1)的另一個(gè)輸入端相連接，寄存器(2)輸出轉(zhuǎn)換后的輸入信號s1(n)；噪聲信號轉(zhuǎn)換電路由比較器(2)、寄存器(3)、除法器(2)、移位寄存器(2)，寄存器(4)依次連接構(gòu)成，噪聲輸入r(n)分別連接到比較器(2)的一個(gè)輸入端和除法器(2)的被除數(shù)端、寄存器(3)的輸出端還分別與比較器(2)的另一個(gè)輸入端及整數(shù)乘法器(1)的一個(gè)輸入端相連接，移位寄存器(2)的另一個(gè)輸出端與整數(shù)乘法器(1)的另一個(gè)輸入端相連接，寄存器(4)輸出轉(zhuǎn)換后的參考信號r1(n)，整數(shù)乘法器(1)調(diào)整信號m。

3.根據(jù)權(quán)利要求1所述的基于FPGA設(shè)計(jì)的快速自適應(yīng)消噪模塊，其特征在于：所述的μ值計(jì)算電路由寄存器(5-8)、小數(shù)乘法器(1-5)、小數(shù)加法器(1-4)、除法器(3)及整數(shù)乘法器(2)構(gòu)成實(shí)現(xiàn)LMS濾波器參數(shù)μ值的計(jì)算，該μ值計(jì)算公式如下：

μ＝a/[r1²(n)+r1²(n-1)+r1²(n-2)+r1²(n-3)+r1²(n-4)]

其中：a是一個(gè)常數(shù)，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分別代表n、n-1、n-2、n-3、n-4時(shí)刻輸入到LMS濾波器的參考信號。

4.根據(jù)權(quán)利要求1所述的基于FPGA設(shè)計(jì)的快速自適應(yīng)消噪模塊，其特征在于：所述的LMS濾波器電路由寄存器(9-18)、小數(shù)乘法器(6-15)、小數(shù)加法器(5-14)、反相器及整數(shù)乘法器(3)構(gòu)成實(shí)現(xiàn)LMS濾波器y(n)信號的計(jì)算與輸出，y(n)信號的計(jì)算公式如下：

y(n)＝s1(n)-[W₀(n)r1(n)+W₁(n)r1(n-1)+W₂(n)r1(n-2)

+W₃(n)r1(n-3)+W₄(n)r1(n-4)]

其中：s1(n)為輸入到LMS濾波器的輸入信號，r1(n)、r1(n-1)、r1(n-2)、r1(n-3)、r1(n-4)分別代表n、n-1、n-2、n-3、n-4時(shí)刻輸入到LMS濾波器的參考信號，W₀(n)、W₁(n)、W₂(n)、W₃(n)、W₄(n)分別代表n時(shí)刻的濾波器加權(quán)系數(shù)，其計(jì)算公式如下：

W_L(n)＝W_L(n-1)+2μr1(n-L-1)y(n-1)

其中：W_L(n)和W_L(n-1)分別代表n和n-1時(shí)刻LMS濾波器的第L個(gè)濾波器加權(quán)系數(shù)，r1(n-L-1)代表n-L-1時(shí)刻LMS濾波器輸入的參考信號，y(n-1)代表n-1時(shí)刻LMS濾波器的輸出。

5.根據(jù)權(quán)利要求1所述的基于FPGA設(shè)計(jì)的快速自適應(yīng)消噪模塊，其特征在于：所述的輸出調(diào)整電路由整數(shù)乘法器(4)構(gòu)成，其一個(gè)輸入端為LMS濾波器的輸出信號y(n)，另一個(gè)輸入端為信號轉(zhuǎn)換電路輸出的調(diào)整信號m，其輸出端為最終去除噪聲的信號Y(n)。

6.根據(jù)權(quán)利要求3所述的基于FPGA設(shè)計(jì)的快速自適應(yīng)消噪模塊，其特征在于：所述的常數(shù)a為0.2。