[發明專利]用于形成具有自對準硅化物層的半導體器件的方法

無效

• 申請號: 200580052115.4
• 申請日: 2005-11-21
• 公開（公告）號: CN101346809A
• 公開（公告）日: 2009-01-14
• 發明（設計）人: 瑞安·羅斯;格列格·布萊克爾曼
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 劉光明;穆德駿

技術領域

本發明總體涉及形成半導體器件，且尤其涉及形成自對準硅化物層。

背景技術

在半導體制造中，半導體器件通常在有溝道的結處形成輕摻雜漏極和用于實現接觸的較高摻雜漏極區域。源極也以同樣方式制成。使用硅化物實現到漏極的接觸，該硅化物是硅金屬化合物。這種材料也被稱為自對準硅化物，所述自對準硅化物(salicide)指的是通常稱為‘自對準硅化物’的特定綜合。該自對準硅化物是用于半導體器件的源極和漏極的接觸點。

一種用于形成自對準硅化物的方法包括：在半導體晶片上淀積金屬層；使金屬層與含硅區域反應以形成金屬硅化物；以及然后從非硅表面移除金屬層中任何未反應的部分。這種方法在所有包括硅的區域上形成自對準硅化物。然而，有時期望在某些含硅的區域上不形成自對準硅化物以不減小期望的高薄層電阻。例如，在模擬或I/O電路中的含硅電阻上可不形成自對準硅化物。

一種用于在一些含硅區域上形成自對準硅化物而在其它區域上不形成自對準硅化物的方法包括在整個半導體晶片上涂覆氧化層并且在氧化層上形成氮化層。接下來移除其中將形成自對準硅化物的區域上的氧化層和氮化層。在半導體晶片上形成金屬層，并且與被氧化層和氮化層暴露的半導體晶片的含硅區域反應。然而，移除氧化層和氮化層是困難的。此外，在加工過程中氮化層經常不能被完全移除，并且導致缺陷率問題。因此，需要一種在一些含硅區域上形成自對準硅化物而在其它區域上不形成自對準硅化物的可制造的方法。

發明內容

本發明提供了一種如權利要求所述的用于在制造半導體器件的過程中形成自對準硅化物層的方法。

附圖說明

本發明通過示例的方式而示出，但不限于附圖，其中相同的參考標記表示相似的元件，并且其中：

圖1通過示例的方式給出了根據本發明的一個實施例的、具有第一晶體管和第二晶體管的半導體襯底的一部分的截面圖，

圖2通過示例的方式給出了根據本發明的一個實施例的、圖1中的半導體襯底在形成金屬層之后的截面圖，

圖3通過示例的方式給出了根據本發明的一個實施例的、圖2中的半導體襯底在形成可選保護層之后的截面圖，

圖4通過示例的方式給出了根據本發明的一個實施例的、圖3中的半導體襯底在半導體襯底上形成抗蝕劑層之后的截面圖，

圖5通過示例的方式給出了根據本發明的一個實施例的、圖4中的半導體襯底在圖案化抗蝕劑層之后的截面圖，

圖6通過示例的方式給出了根據本發明的一個實施例的、圖5中的半導體襯底在移除金屬層的至少一部分之后的截面圖，

圖7通過示例的方式給出了根據本發明的一個實施例的、圖6中的半導體襯底在移除抗蝕劑之后的截面圖，

圖8通過示例的方式給出了根據本發明的一個實施例的、圖7中的半導體襯底在形成自對準硅化物區域且選擇性地移除未反應的金屬之后的截面圖，

圖9通過示例的方式給出了根據本發明的一個實施例的、圖8中的半導體襯底在形成通孔和層間電介質層之后的截面圖。

本領域技術人員應認識到，圖中的元件可以簡明示出且不需要按比例繪制。例如，為了幫助增進對本發明的實施例的理解，圖中的元件中的一些的尺寸可以相對于其它元件被夸大。

具體實施方式

下面描述的本發明的實施例提供了一種選擇性地形成自對準硅化物層的可制造的方法。例如在一個實施例中，用于形成半導體器件的方法包括：提供半導體襯底；在半導體襯底上淀積金屬層；圖案化金屬層以移除其中不形成自對準硅化物的區域上的金屬層；以及在圖案化后使金屬層反應以形成自對準硅化物層。因此，在金屬層反應之前圖案化金屬層以使一些含硅區域留下來未被自對準硅化。

另一個示例包括通過確定半導體襯底的第一區域(隨后要形成自對準硅化物的區域)、確定第二區域(隨后不形成自對準硅化物的區域)、在半導體襯底上形成金屬層、移除第二區域上的金屬層、以及使金屬層反應以在第一區域中形成自對準硅化物而形成半導體器件。然而，通過借助于附圖，本發明的實施例可以被更好地理解。