[發明專利]生產系統、生產方法、管理裝置、管理方法以及程序

無效

• 申請號: 200580051556.2
• 申請日: 2005-09-13
• 公開（公告）號: CN101258453A
• 公開（公告）日: 2008-09-03
• 發明（設計）人: 岡安俊幸;須川成利;寺本章伸
• 申請（專利權）人: 愛德萬測試株式會社;國立大學法人東北大學
• 主分類號: G05B19/418
• 分類號: G05B19/418
• 代理公司: 北京英特普羅知識產權代理有限公司
• 代理人: 齊永紅

技術領域

本發明涉及生產系統、生產方法、管理裝置、管理方法以及程序。本發明尤其涉及通過恰當管理生產線生產電子器件的生產系統、生產方法、管理裝置、管理方法以及程序。

背景技術

近年來，半導體元件的物理尺寸的細微化進展顯著，此外，隨著元件的細微化，對元件特性產生影響的缺陷尺寸也越來越小。由于這些半導體元件以及缺陷的細微化，元件的特性誤差增大，已成為電路生產時的課題。例如，MOS晶體管的閾值電壓，電流電壓特性等的誤差大小已對電路整體的可靠性，以及電路生產時的成品率產生重大作用。

此外，除上述統計性誤差之外，以1萬-100萬個中有幾個的比例產生的比特不良，斑點不良等局部不良也是支配電路可靠性、成品率的重要因素，成為電路生產時的課題。

在電子器件的生產過程中，所關注的課題是如何減少以上所述的元件特性誤差以及局部不良，實現高可靠性及高成品率。因此，希望能早期發現生產電子器件的多道工序中是哪道工序出現了問題，并恰當地變更對產生問題的生產工序進行處理的生產裝置的處理條件。

多年來，為了判斷各生產工序是否良好，實施了各種處理，例如通過在生產線上投入測試用的晶片，用SEM(掃描式電子顯微鏡)觀察該晶片上形成的絕緣膜的膜厚，或用光學手段或X射線觀察是否有微粒或金屬污染存在等。例如，專利文獻1，即公開了一種根據測量曝光裝置在測試晶片上曝光的圖形形狀等獲得的加工狀態信息，修正曝光裝置的工作條件的技術。(參照專利文獻1的0034～0039段)

此外，針對存儲器件等可用少品種大批量生產的電子器件，通過監控最終產品的成品率實施了生產線的實力管理。

專利文獻1：專利第3371899號

發明內容

在通過觀察晶片上形成的圖形判斷生產線是否良好的情況下，由于受處理時間的制約，不能觀察多數圖形，難以判斷元件的特性誤差及局部性不良。因此，除把圖形形狀反饋給曝光裝置之類的直接性手段之外，很難恰當地確定出現問題的生產工序。此外，很難獲得足以微調生產裝置的設定參數的數據。

在監控最終產品的成品率的情況下，除反饋需要相當長的時間之外，很難從成品級的電子器件中取得足夠的特性，難以恰當確定產生問題的生產工序，調整生產裝置的設定參數。

為此，本發明的目的在于提供一種能夠解決上述課題的生產系統、生產方法、管理裝置、管理方法以及程序。該目的可通過組合權利要求范圍內的獨立權項中所述的特征來實現。此外，從屬權項規定了本發明的更為有利的具體例子。

根據本發明的第一種方式，提供一種管理方法，其通過采用多道生產工序生產電子器件管理生產線產品質量；包括：生產階段，其通過前述生產線生產晶片，該晶片具有含多個被測定晶體管的測試電路；測定階段，其測定前述多個被測定晶體管各自的電特性；確定階段，其根據前述電特性不滿足預定基準的前述被測定晶體管在前述晶片上的分布，確定前述多道生產工序中產生不良的生產工序。

前述生產階段也可通過前述生產線生產前述晶片，該晶片具有前述測試電路，該測試電路包括呈二維矩陣形排列，各自含有前述被測定晶體管在內的多個被測定電路，以及使指定的一個前述被測定電路的輸出信號向前述多個被測定電路共同設置的輸出信號線輸出的選擇部；前述測定階段也可具有：晶體管選擇階段，其通過前述選擇部依次選擇前述多個被測定電路；輸出測定階段，其根據選擇出的前述被測定電路向前述輸出信號線輸出的前述輸出信號，測定各個前述被測定電路具有的前述被測定晶體管的電特性。

各個前述被測定電路也可包括：柵極電壓控制部，其把指定的柵極電壓外加給前述被測定晶體管的柵極端子；基準電壓輸入部，其把從外部輸入的基準電壓提供給前述被測定晶體管的漏極端子以及源極端子中的一方的基準電壓側端子；端子電壓輸出部，其以從外部輸入選擇信號為條件，把前述被測定晶體管的漏極端子以及源極端子中前述基準電壓側端子以外的端子的端子電壓作為前述輸出信號輸出；前述選擇部也可包括：行選擇部，其向二維矩陣形排列的前述多個被測定電路中，與指定的行對應的被測定電路輸出前述選擇信號；列選擇部，其選擇輸入前述選擇信號的前述被測定電路中，與指定的列對應的前述被測定電路的端子電壓之后，向前述輸出信號線輸出；前述測試電路還可包括多個電流源，其與前述多個被測定電路的各列對應設置，使指定的源極漏極間電流流向由前述行選擇部輸入前述選擇信號的前述被測定電路；前述輸出測定階段作為各個前述被測定晶體管的前述電特性，測定前述端子電壓。