[發明專利]半導體裝置及其制造方法

有效

• 申請號: 200580049871.1
• 申請日: 2005-05-23
• 公開（公告）號: CN101180723A
• 公開（公告）日: 2008-05-14
• 發明（設計）人: 堤智彥;江間泰示;兒嶼秀之;姊崎徹
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/822;H01L27/04;H01L27/06;H01L27/088
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 張龍哺

技術領域

本發明涉及一種半導體裝置及其制造方法，特別是，涉及一種包括由MIS晶體管構成的ESD保護器件的半導體裝置及其制造方法，其中，該MIS晶體管具有鎮流電阻。

背景技術

通常，半導體裝置具有ESD保護器件，該ESD保護器件用于將微細的半導體元件從由于外部的靜電放電(ESD：ElectroStatic?Discharge)等引起的電壓波動中保護。作為ESD保護器件，已知有使用兼有輸出輸入電路、且具有鎮流電阻(Ballast)的MIS晶體管的結構。通常，在具有鎮流電阻的MIS晶體管中，通過從MIS晶體管的源極/漏極區域起連續的雜質層形成鎮流電阻。

作為通過雜質層實現鎮流電阻的方法之一，已知有被稱之為硅化金屬阻止區(salicide?block)的方法(例如，參照專利文獻1)。該方法是指在進行所謂的自對準硅化物工藝(salicide?process)時，事先對鎮流電阻形成區域的雜質層進行屏蔽，以使防止鎮流電阻形成區域被硅化的方法。由此，能夠防止雜質層上的硅化，能夠形成由雜質層構成的鎮流電阻。

鎮流電阻的電阻值是決定ESD保護器件的ESD耐壓的重要的參數，當該值過于低時，當然會帶來放電能力的降低或散熱量的增加等，而該值過于高時，也會導致放電能力的降低或散熱量的增加等，因此，有必要將該值設定為恰當的電阻值。

所以，到目前為止，通過在鎮流電阻形成區域形成作為源極/漏極LDD區域的雜質層的基礎上，在鎮流電阻形成區域上進一步形成電阻值控制用的雜質層，由此形成具有所期望電阻值的鎮流電阻。

專利文獻1：JP特開2003-133433號公報

發明內容

發明要解決的問題

但是，在上述現有的半導體裝置的制造方法中，由于用MIS晶體管的LDD區域用雜質層以及用鎮流電阻的電阻值控制用的雜質層來形成鎮流電阻，因此，有必要另外追加用于形成雜質層的一系列工序，導致制造工序的復雜化。因此，希望有一種無需帶來制造工序的復雜化就能夠將鎮流電阻的電阻值控制在所期望的電阻值的結構以及制造方法。

本發明的目的在于，提供一種半導體裝置及其制造方法，其中，該半導體裝置包括ESD保護器件，該ESD保護器件由具有鎮流電阻的MIS晶體管構成，無需帶來制造工序的復雜化就能夠實現所期望電阻值的鎮流電阻，并能夠抑制鎮流電阻值以及ESD耐性的偏差。

用于解決課題的手段

本發明提供一種半導體裝置，其特征在于，具有：第一MIS晶體管，其形成于半導體基板上，并具有第一柵極絕緣膜、形成于所述第一柵極絕緣膜上的第一柵電極、以及形成于所述半導體基板內的第一源極/漏極區域；第二MIS晶體管，其形成于所述半導體基板上，并具有比所述第一柵極絕緣膜更厚的第二柵極絕緣膜、形成于所述第二柵極絕緣膜上的第二柵電極、形成于所述半導體基板內的第二源極/漏極區域、以及與所述第二源極/漏極區域連接并形成于所述半導體基板內的鎮流電阻；硅化金屬阻止區絕緣膜，其通過比所述第二柵極絕緣膜更薄的絕緣膜而形成于所述鎮流電阻上；硅化物膜，其形成于所述第一源極/漏極區域上以及所述第二源極/漏極區域上。

另外，本發明還提供一種半導體裝置的制造方法，該半導體裝置的制造方法是在該半導體裝置的半導體基板的第一區域形成有第一MIS晶體管，而且在所述半導體基板的第二區域形成有具有鎮流電阻的第二MIS晶體管，其特征在于，包括：形成第一絕緣膜的工序，對所述半導體基板進行熱氧化，從而在所述第一區域以及所述第二區域上形成第一絕緣膜；去除第一絕緣膜的工序，去除所述第一區域以及所述第二區域的所述鎮流電阻形成區域的所述第一絕緣膜；形成第一柵極絕緣膜及第二柵極絕緣膜的工序，對所述半導體基板進行熱氧化，從而在所述第一區域以及所述鎮流電阻形成區域形成第一柵極絕緣膜，在除了所述鎮流電阻形成區域以外的所述第二區域形成第二柵極絕緣膜的工序，其中，所述第二柵極絕緣膜是對所述第一絕緣膜進行補充氧化而形成的；形成第一柵電極及第二柵電極的工序，在所述第一柵極絕緣膜上形成第一柵電極，在所述第二柵極絕緣膜上形成第二柵電極；形成第一雜質層的工序，將所述第一柵電極作為掩模而向所述第一區域以及所述鎮流電阻形成區域的所述半導體基板導入雜質，從而形成第一雜質層；形成第二雜質層的工序，將所述第二柵電極作為掩模而向所述第二區域的所述半導體基板導入雜質，從而形成第二雜質層，而且在所述鎮流電阻形成區域形成具有所述第一雜質層以及所述第二雜質層的所述鎮流電阻。

發明的效果