[發明專利]交替相移光刻的三色調修整掩模

無效

• 申請號: 200580047551.2
• 申請日: 2005-12-01
• 公開（公告）號: CN101443702A
• 公開（公告）日: 2009-05-27
• 發明（設計）人: T·J·阿托恩
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: G03F1/00
• 分類號: G03F1/00;G03C5/00
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 趙蓉民

技術領域

【0001】本發明一般涉及光刻領域，并且更具體地涉及交替相移光刻的三色調修整掩模(trim?mask)。

發明背景

【0002】光刻掩模可以用來圖案化諸如集成電路的半導體晶片的物體。掩模可以定位在光源和該物體之間。來自光源的光被掩模選擇性透射、阻擋、或者其他方式影響，從而在物體上定義圖案。一種掩模，例如嵌入式衰減相移掩模，包括衰減相移區域。衰減相移區域透射小部分光，并移動所透射的光的相位。穿過衰減相移區域的光可能與穿過相鄰透明區域的光進行相消干涉，這在某些情形下可允許更高分辨率的圖案清晰度。然而，在其他情況下嵌入式衰減相移掩模不提供高分辨率的圖案清晰度。通常希望是在各種情況下都具有高分辨率的圖案清晰度。

發明內容

【0003】依據本發明，可以減少或消除與提供光刻掩模的先前技術相關的缺點和問題。

【0004】根據本發明的一個實施例，用于圖案化晶片的光刻修整掩模包括透明區域、衰減相移區域和不透明區域。透明區域基本上透射所接收的光。衰減相移區域透射所接收光的一部分，并移動所透射的光的相位。所移動的光將圖案的粗線區域圖案化。不透明區域基本上防止所接收的光曝光圖案的細線區域，其中細線區域是由單獨的交替式相移掩模圖案化的。

【0005】本發明的某些實施例可以提供一個或更多個技術優點。一個實施例的技術優點可能是修整掩模可以包括衰減相移區域、不透明區域和透明區域。衰減相移區域可以用于將圖案的粗線區域圖案化。和不透明區域相比，衰減相移區域可以提供更高精度的粗線區域的圖案化。圖案的細線區域在一次曝光過程中可以由不透明區域使其不被曝光，并在下次曝光過程中由交替式相移掩模來圖案化。不透明區域可以防止細線區域曝光，這可以允許通過相移掩模來有效曝光細線區域。

附圖說明

【0006】圖1A是圖解說明一個示例性掩模的圖；

【0007】圖1B和1C是圖解說明圖1A掩模的一個示例性修整掩模的圖；

【0008】圖1D是圖解說明圖1A掩模的一個示例性交替式相移掩模的圖；

【0009】圖2A到2E圖解說明了在蝕刻工藝的不同階段的示例性掩模：

【0010】圖2A圖解說明了一個示例性掩模的橫截面；

【0011】圖2B圖解說明了在蝕刻工藝之后的圖2A的掩模；

【0012】圖2C圖解說明了在形成抗蝕劑層期間的圖2B的掩模；

【0013】圖2D圖解說明了在選擇性去除所曝光的抗蝕劑層之后的圖2C的掩模；

【0014】圖2E說明了在去除剩余的抗蝕劑層之后的圖2D的掩模；

【0015】圖3A和3B圖解說明了用示例性修整掩模和示例性交替式相移掩模進行晶片曝光的橫截面圖：

【0016】圖3A圖解說明了經由示例性修整掩模的晶片曝光；和

【0017】圖3B圖解說明了經由示例性交替式相移掩模的晶片曝光。

具體實施方式

【0018】給出了本發明的示例性實施例。

【0019】圖1A圖解說明了示例性掩模組10。掩模組可以指一個或更多個光刻掩模，其可用于圖案化諸如半導體晶片的物體。掩模組10可以定位在光源和物體之間。來自光源的光被掩模組10選擇性地透射、阻擋、相移、或者其他方式影響，從而圖案化物體。例如，圖案可以被限定在晶片的抗蝕劑層上，以產生集成電路的部件。掩模組10的尺寸和形狀決定圖案的尺寸和形狀。掩模組10可以是用于在物體上制作任意適合尺寸或形狀的圖案的任何適當尺寸或形狀。

【0020】根據一個實施例，掩模組10可以用來圖案化電路(例如CMOS集成電路)的柵極圖案。圖案可以包括細線區域和粗線區域，細線區域是狹窄的或者要求非常精確的圖案化，而粗線區域是寬的或者要求明顯精度的。一個細線區域的例子包括CMOS集成電路的柵極或晶體管區域。窄寬度、精確受控的多晶硅層被圖案化以部分覆蓋半導體襯底的有源區或擴散區，從而形成柵極。一個粗線區域的例子包括互連區域。互連區域將晶體管區域至少部分地連接到外部世界。細線和粗線圖案化的其他例子包括與集成電路的金屬層上的粗電源總線連接的細互連線。

【0021】根據圖示的實施例，掩模組10包括修整掩模20和交替式相移掩模22。修整掩模20和交替式相移掩模22每個都可以用來對光進行調節，作為圖案化工藝的一部分。例如，修整掩模20可以在第一次曝光過程中用來調節光，而交替式相移掩模22可以在第二次曝光過程中用來調節光。