[發(fā)明專利]放大器電路及用于校正差分時鐘信號的占空因數(shù)的方法無效
| 申請?zhí)枺?/td> | 200580046607.2 | 申請日： | 2005-11-02 |
| 公開（公告）號： | CN101103529A | 公開（公告）日： | 2008-01-09 |
| 發(fā)明（設(shè)計）人： | 帕特里克·海涅 | 申請（專利權(quán)）人： | 奇夢達(dá)股份公司 |
| 主分類號： | H03K5/00 | 分類號： | H03K5/00 |
| 代理公司： | 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司 | 代理人： | 章社杲;吳貴明 |
| 地址： | 德國*** | 國省代碼： | 德國;DE |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 放大器 電路 用于 校正 時鐘 信號 因數(shù) 方法 | ||
1.一種放大器電路，用于利用MOS晶體管對(T1、T2)構(gòu)成的差分放大器級(1)將差分時鐘信號(CLt、CLc)的占空因數(shù)校正到為50％的理想值，所述MOS晶體管對的柵極端子對接收待校正的時鐘信號(CLt、CLc)，并且所述MOS晶體管對的源極/漏極端子發(fā)送具有校正的占空因數(shù)的時鐘信號(ACLt、ACLc)，并且所述MOS晶體管對具有校正信號輸入端子對，所述校正信號輸入端子對接收檢測器級產(chǎn)生的模擬占空因數(shù)校正信號(DCt、DCc)，所述檢測器作為積分器接通并且與所述差分放大器級的源極/漏極端子對連接，其特征在于，校正信號輸入端子對由所述MOS晶體管對(T1、T2)的彼此電隔離的襯底端子(S1、S2)構(gòu)成，從而占空因數(shù)校正信號(DCc、DCt)分別在相反方向上影響所述晶體管對(T1、T2)的MOS晶體管的各個襯底電壓和開啟電壓。
2.根據(jù)權(quán)利要求1所述的放大器電路，其特征在于，所述MOS晶體管對(T1、T2)具有兩個NMOS晶體管。
3.根據(jù)權(quán)利要求1或2所述的放大器電路，其特征在于，所述兩個MOS晶體管(T1、T2)的源極/漏極端子也分別與一個電源(IQ1、IQ2、IQ3)連接。
4.根據(jù)權(quán)利要求1所述的放大器電路，其特征在于，串聯(lián)多個所述差分放大器級，以擴(kuò)大校正范圍。
5.一種方法，該方法用于利用具有MOS晶體管對(T1、T2)的差分放大器(1)將差分時鐘信號(CLt、CLc)的占空因數(shù)校正到為50％的理想值，其包括以下步驟：
-將待校正的時鐘信號(CLt、CLc)施加給所述MOS晶體管對(T1、T2)的各自的柵極端子；
-通過分別對真時鐘信號和互補時鐘信號(ACLt、ACLc)求積分產(chǎn)生差分模擬占空因數(shù)校正信號(DCt、DCc)，其中所述真時鐘信號和互補時鐘信號由所述差分放大器的每個MOS晶體管在其源極/漏極端子發(fā)送，并且
-將這樣產(chǎn)生的所述差分占空因數(shù)校正信號(DCt、DCc)施加給所述差分放大器(1)的校正信號輸入端子對，其特征在于，所述差分占空因數(shù)校正信號分別施加給所述MOS晶體管對(T1、T2)的彼此電隔離的襯底端子(S1、S2)，所述襯底端子構(gòu)成所述差分放大器(1)的校正信號輸入端子對，從而分別在相反方向上影響所述晶體管對的MOS晶體管(T1、T2)的襯底電壓和開啟電壓。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于奇夢達(dá)股份公司，未經(jīng)奇夢達(dá)股份公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200580046607.2/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
