[發明專利]具有覆在聚合體層上的隆起的半導體器件封裝

有效

• 申請號: 200580045561.2
• 申請日: 2005-10-28
• 公開（公告）號: CN101138084A
• 公開（公告）日: 2008-03-05
• 發明（設計）人: 瓊·K·維蒂斯;安東尼·柯蒂斯;布萊特·垂默;布里安·金;亨利·Y·魯;哈羅克·巴爾坎
• 申請（專利權）人: 弗利普芯片國際有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/52;H01L29/40;H01L21/44;H01L21/48;H01L21/50
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 王新華

相關申請

本申請是非臨時申請，并根據35U.S.C部分119(e)要求2004年10月29號提交的序列號為No.60/623200的美國臨時申請(名稱為HIGHPERFORMANCE?CHIP?SCALE?PACKAGE?FOR?RADIO?FREQUENCY?DEVICES，發明人為JoanK.vrtis等)的優先權，所述臨時申請通過引用在此全文并入。

技術領域

本發明一般涉及一種用于半導體器件的結構和方法，更特別地，本發明涉及用于一種具有安裝在聚合體層上的焊料隆起的半導體器件的結構和方法，用于例如將半導體射頻器件倒裝芯片(flip-chip)安裝到電路板上。

背景技術

在晶片級封裝(WLP)和倒裝芯片封裝中，傳統上使用金屬滑條(metalrunners)或再分布跡線(redistribution?traces)以及例如苯并環丁烯(BCB)或聚酰亞胺的電介質鈍化層來實現電信號從半導體器件的一部分再分布到用于電連接到焊料隆起(solder?bump)的另一部分。隆起下金屬化(UBM)層有時候使用在用于焊料隆起的焊料隆起焊盤中的這些滑條(runner)之上。這些滑條和UBM層由鋁、銅、添加鈦和釩的鎳的各種組合組成，在其他的情況下、由鉻和銅組成。

使用在上面的現有的金屬滑條和UBM層中的材料具有有限的電性能(例如，介電特性)和機械性能(例如，粘接性差，低斷裂韌度，和低延伸率)，對于更高頻率的應用(例如，射頻器件在大于約1MHz的頻率處操作)，這經常不利地影響封裝性能和的集成度。例如，在射頻芯片應用中，聚合體鈍化層的機械特性和電特性必須平衡以獲得最優的性能和可靠性。

BCB與使用在現有的滑條中的金屬的較差粘合性能以及可能由其很低的斷裂韌度導致的破裂，使得每一個滑條的端點直接停留在晶片鈍化層(例如，氮化硅)上以便提供充分的機械固定成為必要。在沒有此固定的情況下，封裝的機械性能和集成度就不能滿足很多裝置的需要。并且，如由在焊料金屬接觸面處的金屬故障(例如，隆起結構從BCB分離)和在溫度循環過程中的可靠性故障所展示的，BCB的低斷裂韌度和它的不易粘附到在在先技術的封裝的UBM層上，已經限制了封裝集成度。

使用晶片鈍化層作為固定器的所帶來的缺點是焊料隆起靠近在下面的半導體晶片中的集成電路。當封裝使用在射頻應用中的器件時，此靠近導致通過再分布跡線和焊料隆起發送的電信號與集成電路的干擾，在更高的頻率下更是如此。

因此，希望提出一種改進的半導體封裝以及方法，所述半導體封裝和方法為射頻應用提供了改進的電性能和機械性能。

附圖說明

為了更完整地理解本發明，現在描述以下附圖，在附圖中，相同的附圖標記始終對應相同的部件：

圖1圖示說明了根據本發明第一示例性實施例的用于形成再分布芯片級封裝的集成電路的半導體晶片的一部分的橫截面視圖；

圖2圖示說明了根據本發明第二示例性實施例的用于形成隆起上I/O芯片級封裝的集成電路的半導體晶片的一部分的橫截面視圖，其中聚合體層在晶片鈍化層的外部；

圖3圖示說明了圖2的隆起上I/O芯片級封裝在其上形成UBM層之前的頂部透視圖；

圖4圖示說明了圖2的隆起上I/O芯片級封裝在其上形成UBM層之后的頂部透視圖；

圖5圖示說明了根據本公開的第三示例性實施例的，用于形成隆起上I/O芯片級封裝的集成電路的半導體晶片的一部分的橫截面視圖，其中聚合體層在晶片鈍化層的外部；

圖6A-6E圖示說明了根據本公開的示例性實施例的用以制造圖1的芯片級封裝的加工的橫截面視圖。

此處所闡述的范例圖示說明具體實施例，并且這樣的范例并不旨在被理解為任何方式的限制。

具體實施方式

以下描述和附圖充分地說明具體實施例，以使本領域普通技術人員能夠實施在此所描述的系統和方法。其它實施例可并入結構的、邏輯的、過程和其它改變。實例僅代表可能的變化。

以下描述實施本系統和方法的各種實施例的元件。許多元件可以使用眾所周知的結構構造。應當理解的是，本系統和方法的技術可以使用各種技術實施。