[發明專利]SOI器件

有效

• 申請號: 200580045284.5
• 申請日: 2005-12-15
• 公開（公告）號: CN101095235A
• 公開（公告）日: 2007-12-26
• 發明（設計）人: 阿德里安娜·W·魯迪克休澤
• 申請（專利權）人: 皇家飛利浦電子股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/10;H01L21/84;H01L21/331;H01L29/73;H01L29/739
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 朱進桂

技術領域

本發明涉及絕緣體上半導體，尤其是絕緣體上硅(SOI)半導體器件，以及制造所述半導體器件的方法。

背景技術

在SOI中制造集成電路以開發諸如提高對輻射和極端溫度之類的容限的優點是公知的。這可以通過保護電路本身免于干擾和寄生效應的絕緣材料層來實現。SOI具有其他的優點，例如對于給定的功率消耗有更多的輸出功率。已經將基于SOI的部件用在諸如其中低功率耗散是至關重要的音頻放大器和高性能服務器的應用中。將SOI的示例用在由申請人飛利浦開發的先進雙級型-CMOS-DMOS(A-BCD)技術中。這是一種單一的多晶硅(poly)、二重或三重金屬技術，設計用于從12V至120V的應用，并且能夠將雙極型、JFET、CMOS和DMOS組合在單個的芯片上。這意味著SOI?A-BCD可以同時地處理模擬和數據功率，使得優化的系統解決方案成為可能，如DSP和D/A和A/D轉換器的組合。

關鍵優點包括：

a)當晶體管導通時減小的電阻(RDS(on))；

b)沒有閉鎖(latch-up)(其中，晶體管有效地“陷入”(get‘stuck’)導通狀態)；

c)更好的封裝密度；

d)顯著減小的寄生電容和電流。

這四個因素導致許多隨之發生的優點。首先，通過減小導通電阻(RDS-on)最大20％，A-BCD1產生比等效體硅工藝更少的熱，意味著可以將它們直接固定到電視或計算機中的PCB上，無需熱沉。并且，利用該較低的RDS-on，SOI使DMOS晶體管能夠具有優秀的功率操縱能力。

其次，由于n型器件和p型器件與襯底之間沒有結，SOI本征地是無閉鎖的(與體硅晶體管的過載相關聯)，并且事實上消除起因于經由襯底的串擾、負載突降(load?dump)和其它偶發的高外部電壓的問題。這些特征使SOI固有地更加可靠，并且也允許相同硅片上的多個功率器件、橋式整流器、和回掃二極管的容易集成。通過組合CMOS、雙極型、JFET和DMOS?SOI器件，可以實現智能功率電路。

再次，由SOI實現的封裝密度使得能夠實現與體硅相比最高至30％的尺寸減小，這也貢獻了更低的RDS-on。這也被下一代A-BCD高電壓技術利用。

最后，在氧化物層中的部件隔離有助于確保極好的絕緣，結果導致寄生電容和電流方面的顯著減小，導致更快和更容易的設計(design-in)。消除閉鎖和寄生效應提供了免于電壓尖脈沖的保護以及改進的音頻性能。因為A-BCD不需要反偏結來隔離部件，避免了泄漏電流，導致更大的熱容限(代替體硅的通常125℃，最高至160℃)。從美國專利5,627,401已知提供了一種具有基極、集電極和發射極的側向布置的SOI雙極型晶體管。集電極-基極耗盡區正常地維持器件兩端的大部分電壓。為了解決該區域寬度上隨電壓變化的較大變化的問題(引起基極電荷的變化)，將背柵極(襯底、保持晶片)接觸用于向氧化物層以下的襯底提供偏置電壓。這引起并且控制與絕緣體相鄰的反型層或耗盡層，這改變集電極區并且可以減小基極電荷對于器件兩端電壓的敏感性。

從美國專利6,563,193已知為SOI層提供氧化物上方的n型有源高電阻層和有源高電阻層上方的n型擴散層，其中形成了基極、集電極和發射極區。如果在這種結構中，p型反型層形成于氧化物層和高電阻有源層之間的界面處，則引起增益隨著襯底電壓而變化。為了減輕這種現象，按照以下方式將n型擴散層選擇性地形成于n型有源層的表面上：所述層只包圍發射極和基極區，而不是還圍繞集電極區。這意味著p型發射極層周圍的n型有源層的表面部分上的總n型雜質濃度比包括集電極的全部n型有源層的雜質濃度低。因而，發射極電流(空穴電流)可以更易于在n型有源層的表面附近流動。因此，即使在將反型層形成于掩埋氧化物處一定深度的情況下，也相對地抑制了經由該反型層流過的發射極電流。因此，可以抑制電流增益hFE與半導體襯底電勢相關的問題。

仍然需要對氧化層下方的襯底的電壓或充電較少相關性的、具有良好電流增益的SOI器件。

發明內容

本發明的目的是提供一種特別用于絕緣體上半導體的改進設備或方法，尤其是絕緣體上硅(SOI)半導體器件及其制造方法。本發明的優點是提供具有對于氧化物層下面襯底電壓或充電的較低相關性的、具有良好電流增益的SOI器件及其制造方法。