[發明專利]SOI器件

有效

• 申請號: 200580045284.5
• 申請日: 2005-12-15
• 公開（公告）號: CN101095235A
• 公開（公告）日: 2007-12-26
• 發明（設計）人: 阿德里安娜·W·魯迪克休澤
• 申請（專利權）人: 皇家飛利浦電子股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/10;H01L21/84;H01L21/331;H01L29/73;H01L29/739
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 朱進桂

1.一種絕緣體上半導體器件，具有絕緣體層(50)，絕緣體層上第一導電類型的有源層(40)，全部設置在有源層中的第二導電類型的集電極區(10)、第二導電類型的發射極區(30)和第一導電類型的基極區(20)，以及在有源層中從發射極區向絕緣體層延伸的第一導電類型的基極增強區(70)，所述基極增強區(70)和發射極形成pn結，由此基極增強區(70)的摻雜劑濃度高于基極區(20)的摻雜劑濃度。

2.根據權利要求1所述的器件，其中，基極增強區(70)沒有側向地延伸超過發射極區(30)的范圍。

3.根據權利要求1或2所述的器件，其中，基極增強區(70)具有比基極區(20)高5至10倍的摻雜劑濃度。

4.根據任一前述權利要求所述的器件，包括CMOS(90)和/或DMOS(80)器件。

5.根據任一前述權利要求所述的器件，其中，圖案化導電層(65)存在于有源層(40)上的絕緣層(50)上，所述圖案化的導電層在發射極區(30)周圍延伸。

6.根據任一前述權利要求所述的器件，其中，圖案化的導電層(65)與基極接觸區(120)電連接。

7.根據任一前述權利要求所述的器件，其中，基極增強區(70)具有與相等導電類型的DMOS器件(80)的本體區(100)相同的摻雜劑分布。

8.根據任一前述權利要求所述的器件，其中，基極接觸區(120)具有與互補導電類型的DMOS器件(80)的漏極(110)相同的摻雜分布。

9.根據任一前述權利要求所述的器件，其中，發射極區(30)具有與相等導電類型的DMOS器件(80)的源極(130)相同的摻雜劑分布。

10.一種用于制造絕緣體上半導體器件的方法，包括步驟：

形成絕緣體層(50)；

在絕緣體層上形成有源層(40)；

在有源層中形成集電極區(10)、發射極區(30)和基極區(20)；以及

在有源層中形成從發射極區向絕緣層延伸的基極增強區(70)，所述基極增強區(70)和發射極一起形成pn結，由此基極增強區(70)的摻雜劑濃度比基極區(20)的摻雜劑濃度高。

11.根據權利要求9或10所述的方法，其中，基極增強區(70)沒有側向地延伸超過發射極區(30)的范圍。

12.根據權利要求10或11所述的方法，其中，形成基極增強區(70)的步驟包括：執行比基極區(20)的摻雜強5至10倍之間的摻雜。

13.根據權利要求10至12所述的方法，其中，使用自對齊步驟形成基極增強區。

14.根據權利要求13所述的方法，其中，將有源層(40)上圖案化的多晶硅層(65)設置在發射極周圍，在基極增強區注入離子時用作掩模。

15.根據權利要求10所述的方法，其中，通過有源層(40)中的離子注入來形成基極區(20)，所述離子注入與同時制造的MOS器件(90)或DMOS器件(80)的阱注(140，150)相同。

16.根據權利要求15所述的方法，具有與DMOS器件(80)的本體區(100)同時形成基極增強區(70)的步驟。

17.根據權利要求15或16所述的方法，其中，在與DMOS器件的源極(130)相同的步驟中形成發射極區(30)。

18.根據權利要求10所述的方法，其中，將集電極(10)放置在與基極區(20)相反導電類型的阱(150)中。