[發明專利]用于多核處理器中非一致性高速緩存的系統和方法

有效

• 申請號: 200580044884.X
• 申請日: 2005-12-27
• 公開（公告）號: CN101088075A
• 公開（公告）日: 2007-12-12
• 發明（設計）人: C·休斯;J·塔克三世;V·李;Y·陳
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王英

1.一種處理器，包括：

經由接口耦合的一組處理器內核；

經由所述接口耦合到所述一組處理器內核的一組高速緩存片，所述一組高速緩存片可以被并行搜索，其中，所述一組中的第一高速緩存片和第二高速緩存片用于接收第一高速緩存行，并且其中，從所述一組處理器內核中的第一內核到所述第一高速緩存片和到所述第二高速緩存片的距離不同；以及

耦合到所述一組高速緩存片的寄存器，所述寄存器用于跟蹤對所述第一高速緩存行的未決搜索的狀態。

2.如權利要求1所述的處理器，其中，所述接口是環。

3.如權利要求2所述的處理器，其中，所述環包括順時針環和逆時針環。

4.如權利要求1所述的處理器，其中，所述接口是網格。

5.如權利要求1所述的處理器，其中，所述一組高速緩存片的第一子組中的每個高速緩存片都耦合到所述一組處理器內核中的一個處理器內核并且與所述一組處理器內核中的所述一個處理器內核的第一高速緩存鏈相關聯，并且所述一組高速緩存片的第二子組中的每個高速緩存片都耦合到所述一組處理器內核中的所述一個處理器內核并且與所述一組處理器內核中的所述一個處理器內核的第二高速緩存鏈相關聯。

6.如權利要求5所述的處理器，其中，所述一組處理器內核中的所述一個處理器內核的所述第一高速緩存鏈中的每個高速緩存片和所述一組處理器內核中的所述一個處理器內核的所述第二高速緩存鏈中的每個高速緩存片都與所述一組處理器內核中的所述一個處理器內核的一個高速緩存單元相關聯。

7.如權利要求6所述的處理器，其中，由所述一組處理器內核中的第一處理器內核請求的第一高速緩存行將被放置于沒有與所述第一處理器內核直接耦合的第一高速緩存單元中的第一高速緩存片中。

8.如權利要求7所述的處理器，其中，每個高速緩存片都指示用于放置新高速緩存行的分數，并且每個高速緩存單元都指示從所述高速緩存片的所述分數中選擇的單元最大分數。

9.如權利要求8所述的處理器，其中，響應于所述單元最大分數中的整體最大分數，來放置所述第一高速緩存行。

10.如權利要求7所述的處理器，其中，響應于軟件關鍵程度提示，來放置所述第一高速緩存行。

11.如權利要求7所述的處理器，其中，當第一高速緩存鏈的所述第一高速緩存片中的所述第一高速緩存行被訪問多次時，所述第一高速緩存行將被移動到所述第一高速緩存鏈的第二高速緩存片。

12.如權利要求11所述的處理器，其中，所述第一高速緩存鏈中的所述第一高速緩存行的所述移動還包括：所述第一高速緩存鏈中的所述第一高速緩存行被移動到所述第一高速緩存鏈的所述第二高速緩存片內的一個被收回的高速緩存行的位置。

13.如權利要求11所述的處理器，其中，所述第一高速緩存行將被與所述第二高速緩存片的第二高速緩存行進行交換。

14.如權利要求7所述的處理器，其中，當所述第一高速緩存單元中的所述第一高速緩存行被訪問多次時，所述第一高速緩存行將被移動到第二高速緩存單元。

15.如權利要求14所述的處理器，其中，所述第一高速緩存單元中的所述第一高速緩存行的所述移動還包括：所述第一高速緩存單元中的所述第一高速緩存行被移動到所述第二高速緩存單元內的一個被收回的高速緩存行的位置。

16.如權利要求14所述的處理器，其中，所述第一高速緩存行將被與所述第二高速緩存單元中的第二高速緩存行進行交換。

17.如權利要求7所述的處理器，其中，對所述第一高速緩存單元中的所述第一高速緩存行的查找請求將被并行地發送到所述第一高速緩存鏈中的所有高速緩存片。

18.如權利要求7所述的處理器，其中，對所述第一高速緩存行的查找請求將被并行地發送到多個高速緩存單元。

19.如權利要求18所述的處理器，其中，所述多個高速緩存單元中的每個高速緩存單元向所述寄存器返回命中或缺失消息。

20.如權利要求18所述的處理器，其中，所述多個高速緩存單元中的第一高速緩存單元在接收到所述查找請求之后拒絕接受所述第一高速緩存行的轉移。