[發明專利]半導體器件及其制造方法

無效

• 申請號: 200580043444.2
• 申請日: 2005-03-11
• 公開（公告）號: CN101080814A
• 公開（公告）日: 2007-11-28
• 發明（設計）人: 太田宗吾
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/28;H01L27/088;H01L29/417
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王英

技術領域

本發明涉及一種半導體器件及其制造方法。更特別地，本發明涉及一種包括具有硅化物層的晶體管的半導體器件及其制造方法。

背景技術

在包括MOS晶體管等的半導體器件中，對于獲得高耐熱特性和低電阻的布線使用由難熔金屬硅化物制成的硅化物層。作為形成這種硅化物層的技術，存在一種自對準硅化物技術，其中通過硅材料與形成在硅襯底中的擴散層，由多晶硅制成的柵電極，與諸如鈦(Ti)和鈷(Co)的難熔金屬形成難熔金屬硅化物(下文稱作硅化物)，并且通過蝕刻處理選擇性地除去未反應的難熔金屬而以自對準的方式保留下硅化物層。

例如，在專利文獻1中所提出的是一種半導體器件，其包括形成在同一襯底上的、具有由硅化物技術形成的硅化物層的MOS晶體管(下文稱作硅化物晶體管)以及不具有硅化物層的MOS晶體管(下文稱作非硅化物晶體管)。當采用該自對準硅化物技術來制造這種半導體器件時，硅化物晶體管和非硅化物晶體管可以同時形成在半導體襯底上。在具有硅化物晶體管的半導體器件中，如果以突然的方式將噪聲等引起的高電壓從外部施加到晶體管，則可能容易損壞晶體管，因為其中形成了硅化物層，產生了泄露電流。因此，近年來，如專利文獻1中所公開的，在同一襯底上具有硅化物晶體管和非硅化物晶體管的半導體器件已經被廣泛地使用。

圖7是示出在同一襯底上具有硅化物晶體管和非硅化物晶體管的半導體器件的結構的剖面圖的示圖。在圖7中，在半導體襯底101上，形成了硅化物MOS晶體管TrA和非硅化物MOS晶體管TrB。在硅化物MOS晶體管TrA中，在用作源極擴散層和漏極擴散層的擴散層的表面上以及柵電極102的表面上形成硅化物層108。MOS晶體管TrB的表面被CVD氧化物膜111覆蓋，由此防止硅化物層的形成。當通過采用其中執行圖8中所示的各個工藝的方法來制造具有上述結構的半導體器件時，可以在半導體襯底101上同時形成硅化物MOS晶體管TrA和非硅化物MOS晶體管TrB。下面，通過將包括硅化物層的區域稱作硅化物區A并且將不包括硅化物層的區域稱作非硅化物區B來進行說明。

圖8是示出在制造圖7所示的半導體器件的工藝中該襯底和其上的一部分的剖面圖的示圖。為了獲得在加工狀態中的半導體器件，如圖8A所示，首先在半導體襯底101的主表面上淀積用于形成硅化物MOS晶體管TrA和非硅化物MOS晶體管TrB的柵極氧化物膜103和多晶硅膜。接著，通過圖案化形成柵極氧化物膜103和該多晶硅膜，在柵極氧化物膜103上形成柵電極102。使用所得到的柵電極102作為掩膜，在半導體襯底101的主表面上引入N型雜質，以便不將高電場施加到柵電極102下面的溝道區。因此，形成了用作源極擴散層和漏極擴散層的N型(下文寫作N^-型)擴散層，其雜質濃度低。下文中，該N^-型擴散層被稱作LDD層104。

圖8B是示出其中在用于形成硅化物MOS晶體管TrA和非硅化物MOS晶體管TrB中的每一個的柵電極102的側面壁(lateral?wall)上形成側壁105的狀態的示圖。在以下步驟中形成側壁105。首先，在圖8A示出的狀態下在半導體襯底101的整個表面上淀積CVD氧化物膜(未示出)。接著，通過反應離子蝕刻回刻該CVD氧化物膜，直到暴露出半導體襯底101的表面。由此，以自對準的方式在柵電極102的側面壁上形成側壁105。

圖8C是示出其中在用于形成硅化物MOS晶體管TrA和非硅化物MOS晶體管TrB的LDD層104的內部形成雜質濃度高于LDD層104的雜質濃度的N型(下文寫作N⁺型)高濃度雜質擴散層106的狀態的示圖。通過采用其中利用側壁105的自對準方法、通過在LDD層104中的高濃度離子注入來形成該高濃度雜質擴散層106。

圖8D是示出其中在半導體襯底101的主表面上形成CVD氧化物膜111的狀態的示圖。通過采用CVD方法，形成該CVD氧化物膜111，以便覆蓋半導體襯底101的整個表面。如下面所述，該CVD氧化物膜111被用于選擇性地形成硅化物區A和非硅化物區B。

圖8E是示出其中CVD氧化物膜111被選擇性蝕刻處理的狀態的示圖。為了獲得這種狀態下的CVD氧化物膜111，僅僅對覆蓋硅化物區A的CVD氧化物膜111進行利用氫氟酸(HF)等的濕法蝕刻處理。由此，僅僅覆蓋硅化物區A的CVD氧化物膜111被選擇性地除去，并且覆蓋非硅化物區B的CVD氧化物膜111保留作為用于非硅化物區B的掩膜。通過該濕法蝕刻處理，硅化物MOS晶體管TrA的側壁105的膜厚減少了過蝕刻的膜厚。