[發(fā)明專利]無接點(diǎn)晶圓級(jí)老化

無效

• 申請(qǐng)?zhí)枺?/td>: 200580042001.1
• 申請(qǐng)日: 2005-12-20
• 公開（公告）號(hào): CN101160533A
• 公開（公告）日: 2008-04-09
• 發(fā)明（設(shè)計(jì)）人: 陳健
• 申請(qǐng)（專利權(quán)）人: 桑迪士克股份有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 劉國偉

技術(shù)領(lǐng)域

本發(fā)明針對(duì)用于確保半導(dǎo)體裝置中的可靠性，且尤其用于提供晶圓級(jí)老化的設(shè)備和方法。

背景技術(shù)

半導(dǎo)體晶圓通常包含多個(gè)實(shí)質(zhì)上隔離的含有電路的“晶?！被颉靶酒?，其通過劃片線區(qū)域而彼此分離。在正常的集成電路生產(chǎn)流程中，將已完成制造的集成晶圓切割成許多個(gè)別晶粒。包含在晶圓內(nèi)的個(gè)別晶粒通過鋸切而分離，且個(gè)別地封裝或以多芯片模塊的形式封裝。接著將這些晶粒安裝到個(gè)別插槽中，接著可對(duì)所述個(gè)別插槽進(jìn)行老化，且使用標(biāo)準(zhǔn)測(cè)試設(shè)備和夾具對(duì)所述個(gè)別插槽進(jìn)行測(cè)試。

對(duì)越來越小的消費(fèi)型裝置(例如，無線電話和PDA)的需求已導(dǎo)致更小的半導(dǎo)體裝置封裝，且甚至導(dǎo)致在一些裝置中使用裸(未經(jīng)封裝的)晶粒。

特定半導(dǎo)體晶圓上并非所有晶粒均完全起作用；一些晶粒具有制造缺陷。某些缺陷不會(huì)在制造后立即展現(xiàn)出來。舉例來說，兩個(gè)導(dǎo)體之間的絕緣氧化物層可能在特定區(qū)域中過分薄。電壓和溫度應(yīng)力將導(dǎo)致過分薄的絕緣氧化物的所述特定區(qū)域破裂，從而導(dǎo)致兩個(gè)導(dǎo)體之間的短路，其可在電測(cè)試期間被檢測(cè)出來。

如果制造商能夠利用已知良好晶粒(known?good?die，KGD)，那么可大大減少更換存在故障的封裝零件的成本。KGD通常是指由IC制造商提供的晶粒級(jí)產(chǎn)品。裸晶粒的常見用途是在多芯片模塊(MCM)的生產(chǎn)中。通過使用KGD來輔助以低故障率生產(chǎn)MCM。由于MCM上的晶粒的數(shù)目和修復(fù)MCM的難度的緣故，KGD對(duì)MCM的制造是有利的。MCM的故障率隨著MCM上的晶粒的數(shù)目而增加。在組裝在MCM中之前，晶粒的完全老化和測(cè)試可能對(duì)MCM的良率和可靠性具有重要影響。

用于實(shí)現(xiàn)KGD的方法根據(jù)裝置類型且根據(jù)晶粒制造商的不同而不同，但可包括晶圓級(jí)電測(cè)試(其包括內(nèi)建在測(cè)試結(jié)構(gòu)中的技術(shù))和晶粒級(jí)測(cè)試(其使用臨時(shí)、半永久和永久封裝技術(shù))。

在制造工藝結(jié)束時(shí)，制造商可對(duì)產(chǎn)品執(zhí)行許多不同的性能測(cè)試。對(duì)裝置執(zhí)行老化和其它制造測(cè)試的標(biāo)準(zhǔn)方法要求對(duì)晶粒進(jìn)行封裝且使用自動(dòng)測(cè)試設(shè)備(ATE)來測(cè)試。為了進(jìn)行老化測(cè)試，接著將良好裝置放置到安裝在定制設(shè)計(jì)的老化板上的插槽中。這些老化插槽是特定為高溫應(yīng)用而設(shè)計(jì)的。接著將裝載的板安裝到大腔室中，所述大腔室控制環(huán)境溫度并提供用于將刺激勵(lì)介接到封裝的構(gòu)件。

此時(shí)，使用測(cè)試向量來激勵(lì)裝置，且如鑒定規(guī)范中所規(guī)定，測(cè)試?yán)谐绦蜻\(yùn)行許多個(gè)小時(shí)。

實(shí)現(xiàn)KGD的方法的一個(gè)實(shí)例是晶圓級(jí)老化。晶圓級(jí)老化測(cè)試涉及在從晶圓分割集成電路之前，測(cè)試含有所述集成電路的整個(gè)晶圓或整個(gè)晶圓的若干部分。一般來說，為了執(zhí)行晶圓測(cè)試，晶圓制造有測(cè)試點(diǎn)，且將測(cè)試設(shè)備形成為接觸所述測(cè)試點(diǎn)，從而允許測(cè)試信號(hào)從信號(hào)源傳播通過測(cè)試設(shè)備且到達(dá)集成電路上。測(cè)試點(diǎn)可形成到集成電路本身上，或相對(duì)于集成電路而設(shè)置在較遠(yuǎn)處，以使測(cè)試設(shè)備對(duì)集成電路的損害最小化。在老化之后，卸載所述零件，并使用ATE重新測(cè)試所述零件。為了實(shí)現(xiàn)此類測(cè)試中的高處理量，使用定制探針板(probe?card)同時(shí)接觸較大數(shù)目的晶粒。通常，功能總故障出現(xiàn)在應(yīng)力測(cè)試的最初48個(gè)小時(shí)內(nèi)，其中較高環(huán)境溫度為125℃，且電壓電平比額定操作值高10％。當(dāng)分析了故障數(shù)據(jù)，且調(diào)節(jié)了制造參數(shù)，且工藝變得更成熟時(shí)，可減小缺陷等級(jí)。

現(xiàn)有技術(shù)晶圓級(jí)老化的缺點(diǎn)涉及老化期間測(cè)試設(shè)備與晶圓的熱膨脹系數(shù)之間的失配，以及老化期間有缺陷的測(cè)試設(shè)備的不良影響。舉例來說，通常難以判定被標(biāo)識(shí)為有缺陷的集成電路是集成電路中的缺陷導(dǎo)致的結(jié)果還是有缺陷的測(cè)試設(shè)備中的缺陷導(dǎo)致的結(jié)果，從而導(dǎo)致具有可操作的集成電路的整個(gè)晶圓被不恰當(dāng)?shù)貋G棄。另外，有缺陷的測(cè)試設(shè)備可能導(dǎo)致使整個(gè)晶圓變得有缺陷的災(zāi)難性故障。

或許，晶圓級(jí)老化或?qū)嶋H上任何測(cè)試中的最重要的障礙是提供用于在個(gè)別晶粒級(jí)介接測(cè)試電子設(shè)備與I/O墊和電源層的接觸方法。在晶圓級(jí)將測(cè)試電子設(shè)備介接到處于測(cè)試中的裝置的問題面臨強(qiáng)大的挑戰(zhàn)，所述挑戰(zhàn)尤其與測(cè)試能力、功率耗散、電壓干線容許值、物理限制(小工作區(qū)中待測(cè)試的大量晶粒)、節(jié)約成本的工程設(shè)計(jì)、可維持的質(zhì)量和與ATE結(jié)果的相關(guān)性有關(guān)。

針對(duì)介接晶圓的問題的每一種方法均必須提供必要的插腳/墊分配以執(zhí)行足夠的測(cè)試?yán)谐绦?，以便使裸晶粒的KGD符合要求。存在三種截然不同的實(shí)現(xiàn)此要求的方法。一種方法是接觸每一晶粒上的所有相關(guān)墊。第二種方法涉及使用經(jīng)修改的探針硬件。第三種方法是將接口連接的數(shù)目限制為易處理的大小，且將接口設(shè)計(jì)重新引導(dǎo)到直接施加在晶圓上的鈍化層上方的犧牲金屬層上。在當(dāng)前方法中，必須在實(shí)施測(cè)試時(shí)和判定測(cè)試的結(jié)果時(shí)兩者期間均維持與墊的接觸。