[發(fā)明專利]用于在CMOS器件中形成自對準雙重全硅化柵極的方法

無效

• 申請?zhí)枺?/td>: 200580041421.8
• 申請日: 2005-12-01
• 公開（公告）號: CN101069282A
• 公開（公告）日: 2007-11-07
• 發(fā)明（設計）人: 方隼飛;小希里爾·卡布萊爾;切斯特·T.·齊奧波科夫斯基;克里斯蒂安·拉沃伊;克萊門特·H.·萬
• 申請（專利權）人: 國際商業(yè)機器公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 杜娟

對相關申請的交叉引用

本申請涉及同時遞交的名為“用于在CMOS技術中形成自對準雙 重硅化物的方法”的待審查美國專利申請(案卷號No. FIS920040121US1)，其全部內容通過引用被包含于此。

技術領域

本發(fā)明的實施例一般地涉及互補金屬氧化物半導體(CMOS)器 件制造，并特別涉及在CMOS技術中形成自對準雙重全硅化(fully silicided，F(xiàn)USI)柵極來提高器件性能的方法。本發(fā)明在半導體制造 領域具有應用。

背景技術

在CMOS技術中常常使用多晶硅柵極。多晶硅柵極具有多晶硅 耗盡區(qū)，它實際上增加了等效的柵極電介質厚度，因此使器件性能下 降。全硅化(FUSI)柵極消除了多晶硅耗盡區(qū)的問題。FUSI柵極也 降低了柵極電導，這能夠進一步改善器件性能。通過在暴露的多晶硅 柵極區(qū)域上淀積金屬層(例如Ti、Co、Ni等)，然后將半導體結構 退火能夠形成FUSI柵極。金屬與暴露的多晶硅柵極反應，以便將多 晶硅柵極完全轉換為硅化的柵極。FUSI柵極一般具有接近硅能帶結構 中部的功函數(shù)。但是，CMOS器件一般要求具有接近能帶邊緣的功函 數(shù)的導電柵極，即所述功函數(shù)分別是對于NFET接近導帶，對于PFET 接近價帶。這給具有FUSI柵極的CMOS技術施加了重大的挑戰(zhàn)，因 為它很可能要求針對CMOS器件的每一個NFET和PFET部分形成 不同的FUSI柵極。

圖1到圖4示出了形成具有雙重全硅化柵極的CMOS器件51(即 NFET和PFET由兩種不同的全硅化柵極材料形成的CMOS器件51) 的常規(guī)方法的重復步驟。圖1示出了起始CMOS器件結構51，具有 分別用于NFET?80和PFET?70的暴露多晶硅柵極58、63。CMOS器 件51由襯底52組成，襯底52具有分別構成在其中的N阱(N型倒 退阱)和P阱(P型倒退阱)區(qū)域53、54。在CMOS器件51中還包 括淺溝槽隔離區(qū)域55。CMOS器件51的NFET部分80包含NFET 柵極58。此外，絕緣側壁間隔物(insulative?sidewall?spacer)59被圍 繞NFET柵極58構成。NFET柵極電介質57被置于NFET柵極58 之下。而且，在NFET柵極58的相對兩側，在P阱區(qū)域54中還形成 了包含NFET源極/漏極硅化物區(qū)56的NFET源極/漏極注入?yún)^(qū)域68。

同樣地，CMOS器件51的PFET部分70包含PFET柵極63。 此外，絕緣側壁間隔物61被圍繞PFET柵極63構成。PFET柵極電 介質62被置于PFET柵極63之下。此外，在PFET柵極63的相對兩 側，在N阱區(qū)域53中還形成了包含PFET源極/漏極硅化物區(qū)66的 PFET源極/漏極注入?yún)^(qū)域69。而且，形成了電介質薄膜60，與NFET 和PFET柵極58、63持平，并且在NFET和PFET源極/漏極硅化物 區(qū)56、66之上。

一般，如圖2中所示，雙重FUSI柵極工藝涉及在整個器件51 上淀積第一硅化阻擋薄膜65。然后，執(zhí)行第一光刻圖案化和刻蝕工藝， 以便去除器件51的NFET區(qū)域80上的一部分阻擋薄膜65。在NFET 柵極58上執(zhí)行硅化工藝以便形成全硅化柵極區(qū)域158。

接著，如圖3中所示，從器件51去除第一阻擋薄膜65，并且在 整個器件51上淀積第二硅化阻擋薄膜67。然后，執(zhí)行第二光刻圖案 化和刻蝕工藝，以便去除器件51的PFET區(qū)域70上的一部分阻擋薄 膜67。此后，在PFET柵極區(qū)域63上執(zhí)行硅化工藝，以便形成FUSI 柵極163。如圖4中所示，第二阻擋薄膜67被完全去除。此外，如圖 4中所指示那樣，器件51的NFET?FUSI柵極158的材料和PFET?FUSI 柵極163的材料不同。

但是，如圖1到圖4中提供的常規(guī)兩光刻層次雙重FUSI柵極工 藝的問題之一是在兩個光刻層次之間的處理期間引起的未對準，如圖 5中所示(虛線圓圈代表器件51出現(xiàn)未對準的區(qū)域)。NFET區(qū)域80 的NFET?FUSI柵極158和PFET區(qū)域70的PFET?FUSI柵極163之 間的這種未對準導致了器件51(在圖5中被示為SRAM(同步隨機訪 問存儲器)單元版圖)中的向下延伸(underlay)，這可能在器件和/ 或電路區(qū)域中引起高表面電阻或者斷路，從而導致低劣的器件/電路性 能。因此，對于克服這種未對準問題的新型雙重FUSI柵極形成工藝 存在需求。

發(fā)明內容