[發明專利]用于在CMOS器件中形成自對準雙重全硅化柵極的方法

無效

• 申請號: 200580041421.8
• 申請日: 2005-12-01
• 公開（公告）號: CN101069282A
• 公開（公告）日: 2007-11-07
• 發明（設計）人: 方隼飛;小希里爾·卡布萊爾;切斯特·T.·齊奧波科夫斯基;克里斯蒂安·拉沃伊;克萊門特·H.·萬
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 杜娟

1.一種在半導體襯底(252)上形成集成電路(251)的方法， 所述方法包含：

形成第一類型的半導體器件(270)，它具有第一源極/漏極硅化 物區域(266)和與所述第一源極/漏極硅化物區域(266)隔離的第一 類型的柵極區域(263)；

形成第二類型的半導體器件(280)，它具有第二源極/漏極硅化 物區域(256)和與所述第二源極/漏極硅化物區域(256)隔離的第二 類型的柵極區域(258)；

在全部所述第一和第二源極/漏極硅化物區域(266、256)上形 成電介質層；

在所述第二類型的半導體器件(280)上淀積第一金屬層(218)；

只在所述第二類型的柵極區域(258)上執行第一全硅化柵極形 成；

在所述第一和第二類型的半導體器件(270、280)上淀積第二金 屬層(275)；和

只在所述第一類型的柵極區域(263)上執行第二全硅化柵極形 成。

2.如權利要求1所述的方法，其中，所述第一全硅化柵極形成 在整個所述第二類型的柵極區域(258)上執行，并且其中，所述第二 全硅化柵極形成在整個所述第一類型的柵極區域(263)上執行。

3.如權利要求1所述的方法，還包含在淀積所述第一金屬層 (218)之前利用掩模屏蔽所述第一類型的半導體器件(270)。

4.如權利要求3所述的方法，還包含在執行所述第一全硅化柵 極形成之后去除所述掩模。

5.如權利要求1所述的方法，其中，所述第一金屬層(218)由 不同于所述第二金屬層(275)的材料形成。

6.如權利要求1所述的方法，其中，所述第一類型的半導體器 件(270)通過以下操作形成：

在所述第一阱區域(253)上構成絕緣體層(262)；

在所述絕緣體層(262)上構成所述第一類型的柵極區域(263)； 和

在所述第一類型的柵極區域(263)的相對兩側上形成絕緣間隔 物(261)。

7.如權利要求6所述的方法，其中，所述第一全硅化柵極形成 在整個所述第二類型的柵極區域(258)上執行，并且其中，所述整個 所述第二類型的柵極區域(258)包含從所述第二類型的柵極區域(258) 的下表面延伸到所述第二類型的柵極區域(258)的上表面的區域，所 述第二類型的柵極區域(258)的下表面接觸所述絕緣體層(262)。

8.如權利要求6所述的方法，其中，所述第一阱區域(253)被 構成為NFET阱區域和PFET阱區域中的任意一種。

9.如權利要求1所述的方法，其中，所述第二類型的半導體器 件(280)通過以下操作形成：

在所述第二阱區域(254)上構成絕緣體層(257)；

在所述絕緣體層(257)上構成所述第二類型的柵極區域(258)； 和

在所述第二類型的柵極區域(258)的相對兩側上形成絕緣間隔 物(259)。

10.如權利要求9所述的方法，其中，所述第二全硅化柵極形成 在整個所述第一類型的柵極區域(263)上執行，并且其中，所述整個 所述第一類型的柵極區域(263)包含從所述第一類型的柵極區域(263) 的下表面延伸到所述第一類型的柵極區域(263)的上表面的區域，所 述第一類型的柵極區域(263)的下表面接觸所述絕緣體層(257)。

11.如權利要求9所述的方法，其中，所述第二阱區域(254) 被構成為NFET阱區域和PFET阱區域中的任意一種。

12.如權利要求1所述的方法，其中，所述第一金屬層(218) 和第二金屬層(275)由Ti、Co、Ni、Pt、Re、W、Pd、Ta及其合金 中的任意一種形成。