[發(fā)明專利]在CMOS技術(shù)中形成自對(duì)準(zhǔn)雙重硅化物的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200580041392.5
• 申請(qǐng)日: 2005-12-01
• 公開（公告）號(hào): CN101069281A
• 公開（公告）日: 2007-11-07
• 發(fā)明（設(shè)計(jì)）人: 小希里爾·卡布萊爾;切斯特·T.·齊奧波科夫斯基;約漢·J.·愛麗斯－莫納甘;方隼飛;克里斯蒂安·拉沃伊;駱志炯;詹姆斯·S.·納考斯;安·L.·斯廷根;克萊門特·H.·萬
• 申請(qǐng)（專利權(quán)）人: 國際商業(yè)機(jī)器公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238;H01L21/3205;H01L21/4763;H01L21/44
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所
• 代理人: 杜娟

對(duì)相關(guān)申請(qǐng)的交叉參考

本申請(qǐng)涉及與本申請(qǐng)同時(shí)提交的名稱為“在CMOS器件中形成自 對(duì)準(zhǔn)雙重全硅化物柵極的方法”的共同未審美國專利申請(qǐng)(案卷號(hào) FIS920040183US1)，這里引入其全部?jī)?nèi)容供參考。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例一般涉及互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件 制造，特別涉及在CMOS技術(shù)中形成雙重自對(duì)準(zhǔn)硅化物的方法以提高 器件性能。本發(fā)明在半導(dǎo)體制造領(lǐng)域中有應(yīng)用。

背景技術(shù)

代表Self-ALIgned?siliCIDE的術(shù)語自對(duì)準(zhǔn)硅化物(saliside)指的 是用自對(duì)準(zhǔn)方法形成的硅化物。自對(duì)準(zhǔn)硅化物通常通過在硅層上淀積 金屬層(如Ti、Co、Ni等)，然后對(duì)該半導(dǎo)體結(jié)構(gòu)進(jìn)行退火形成。 在金屬與露出的硅或多晶硅接觸的地方形成硅化物。然后選擇性地刻 蝕掉未反應(yīng)的金屬，留下與下置導(dǎo)電柵極(通常是多晶硅)和源/漏結(jié) 構(gòu)自動(dòng)對(duì)準(zhǔn)的硅化物。術(shù)語“硅化物(silicide)”和“自對(duì)準(zhǔn)硅化物 (salicide)”在這里可以互換使用。自對(duì)準(zhǔn)硅化物工藝通常在MOS(金 屬氧化物半導(dǎo)體)和CMOS工藝中實(shí)施，以便減少接觸電阻和表面電 阻。

圖1表示在器件51的每側(cè)(NFET(N型場(chǎng)效應(yīng)晶體管)80和 PFET(P型場(chǎng)效應(yīng)晶體管)70側(cè))上具有相同硅化物的常規(guī)CMOS 器件51。CMOS器件51由具有分別在其中構(gòu)成的N阱(N型倒置阱) 和P阱(倒置阱)區(qū)53、54的襯底52構(gòu)成。淺溝槽隔離區(qū)55也被 包含于CMOS器件51中。CMOS器件51的NFET部分80包括由硅 化物層60覆蓋的NFET柵極58。此外，絕緣側(cè)壁間隔物(spacer) 59在NFET柵極58的周圍構(gòu)成。NFET柵極電介質(zhì)57位于NFET柵 極58的下面。而且，包括NFET源/漏硅化物接觸部56的NFET源/ 漏注入?yún)^(qū)68也形成在NFET柵極58的相對(duì)側(cè)上的P阱區(qū)54中。同 樣，CMOS器件51的PFET部分70包括由硅化物層67覆蓋的PFET 柵極63。此外，絕緣側(cè)壁間隔物61在PFET柵極63的周圍構(gòu)成。PFET 柵極電介質(zhì)62位于PFET柵極63的下面。另外，包括PFET源/漏硅 化物接觸部66的PFET源/漏注入?yún)^(qū)69也形成在PFET柵極63的相 對(duì)側(cè)上的N阱區(qū)53中。如圖1的均勻陰影部分所示，NFET源/漏硅 化物56、NFET柵極硅化物層60、PFET源/漏硅化物66和PFET柵 極硅化物層67都包括相同的硅化物材料。

然而，這種方案的缺陷之一是：與雙重自對(duì)準(zhǔn)硅化物方案相比時(shí) 具有非優(yōu)化的器件性能。事實(shí)上，CMOS器件中的NFET和PFET區(qū) (用于源/漏和柵極區(qū))的性能可以通過在各個(gè)NFET和PFET區(qū)中施 加不同種類的硅化物(雙重自對(duì)準(zhǔn)硅化物工藝)來優(yōu)化。

圖2到4表示形成常規(guī)雙重自對(duì)準(zhǔn)硅化物CMOS器件1(即，由 兩種不同硅化物材料形成的CMOS器件1)的重復(fù)步驟。一般情況下， 如圖2所示，雙重自對(duì)準(zhǔn)硅化物工藝涉及在整個(gè)器件1上淀積第一硅 化物阻擋膜(如氧化物或氮化物膜)14。然后，進(jìn)行第一光刻圖案化 和刻蝕工藝，從而去除器件1的NFET區(qū)40上的一部分阻擋膜14。 NFET區(qū)14由形成在襯底2中的P阱4構(gòu)成，其中在P阱4中形成 NFET源/漏注入?yún)^(qū)18、在P阱4上形成NFET柵極電介質(zhì)7、在柵極 電介質(zhì)7上形成NFET柵極8。一對(duì)絕緣側(cè)壁9也形成在NFET柵極 8的周圍。此外，CMOS器件1中也包括淺溝槽隔離區(qū)5。膜14的其 余部分用于保護(hù)器件1的PFET區(qū)30。PFET區(qū)30與NFET區(qū)40類 似地構(gòu)成，其中PFET區(qū)30由形成在襯底2中的N阱3構(gòu)成，在N 阱3中形成PFET源/漏注入?yún)^(qū)19、在N阱3上形成PFET柵極電介 質(zhì)12、以及在PFET柵極電介質(zhì)12上形成PFET柵極13。一對(duì)絕緣 側(cè)壁11也形成在PFET柵極13的周圍。在NFET區(qū)40上進(jìn)行自對(duì) 準(zhǔn)硅化物工藝，從而在NFET柵極8上形成硅化物層10，并且形成 NFET源/漏硅化物接觸部6。