[發(fā)明專利]在CMOS技術(shù)中形成自對準(zhǔn)雙重硅化物的方法有效
| 申請?zhí)枺?/td> | 200580041392.5 | 申請日: | 2005-12-01 |
| 公開(公告)號: | CN101069281A | 公開(公告)日: | 2007-11-07 |
| 發(fā)明(設(shè)計(jì))人: | 小希里爾·卡布萊爾;切斯特·T.·齊奧波科夫斯基;約漢·J.·愛麗斯-莫納甘;方隼飛;克里斯蒂安·拉沃伊;駱志炯;詹姆斯·S.·納考斯;安·L.·斯廷根;克萊門特·H.·萬 | 申請(專利權(quán))人: | 國際商業(yè)機(jī)器公司 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238;H01L21/3205;H01L21/4763;H01L21/44 |
| 代理公司: | 中國國際貿(mào)易促進(jìn)委員會專利商標(biāo)事務(wù)所 | 代理人: | 杜娟 |
| 地址: | 美國*** | 國省代碼: | 美國;US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | cmos 技術(shù) 形成 對準(zhǔn) 雙重 硅化物 方法 | ||
1.一種制造互補(bǔ)金屬氧化物半導(dǎo)體CMOS器件的方法,所述方 法包括以下步驟:
在半導(dǎo)體襯底(102)中形成用于容納第一類型半導(dǎo)體器件(130) 的第一阱區(qū)(103);
在所述半導(dǎo)體襯底(102)中形成用于容納第二類型半導(dǎo)體器件 (140)的第二阱區(qū)(104);
用掩模(114)屏蔽所述第一類型半導(dǎo)體器件(130);
在所述第一和第二類型半導(dǎo)體器件(130、140)上淀積第一金屬 層(118);
在所述第二類型半導(dǎo)體器件(140)上形成第一自對準(zhǔn)硅化物;
去除所述掩模(114);
在第一和第二類型半導(dǎo)體器件(130、140)上淀積第二金屬層 (123);和
在所述第一類型半導(dǎo)體器件(130)上形成第二自對準(zhǔn)硅化物。
2.根據(jù)權(quán)利要求1所述的方法,還包括從所述第二類型半導(dǎo)體器 件(140)去除所述第二金屬層(123)的步驟。
3.根據(jù)權(quán)利要求1所述的方法,其中所述第一阱區(qū)(103)被構(gòu) 成為NFET即N型場效應(yīng)晶體管阱區(qū),所述第二阱區(qū)(104)被構(gòu)成 為PFET即P型場效應(yīng)晶體管阱區(qū)。
4.根據(jù)權(quán)利要求1所述的方法,其中所述第一阱區(qū)(103)被構(gòu) 成為PFET即P型場效應(yīng)晶體管阱區(qū),所述第二阱區(qū)(104)被構(gòu)成 為NFET即N型場效應(yīng)晶體管阱區(qū)。
5.根據(jù)權(quán)利要求1所述的方法,其中所述第一金屬層(118)由 不同于所述第二金屬層(123)的材料形成。
6.根據(jù)權(quán)利要求1所述的方法,其中所述第一類型半導(dǎo)體器件 (130)是通過以下步驟形成的:
在所述第一阱區(qū)(103)上構(gòu)成絕緣層(112);
在所述絕緣層(112)上構(gòu)成柵區(qū)(114);
在所述柵區(qū)(114)的相對側(cè)上形成絕緣間隔物(111);和
在所述第一阱區(qū)(103)中注入源/漏區(qū)(129)。
7.根據(jù)權(quán)利要求1所述的方法,其中所述第二類型半導(dǎo)體器件 (140)是通過以下步驟形成的:
在所述第二阱區(qū)(104)上構(gòu)成絕緣層(107);
在所述絕緣層(107)上構(gòu)成柵區(qū)(108);
在所述柵區(qū)(108)的相對側(cè)上形成絕緣間隔物(109);和
在所述第二阱區(qū)(104)中注入源/漏區(qū)(128)。
8.根據(jù)權(quán)利要求1所述的方法,還包括在所述第一金屬層(118) 和所述第二金屬層(123)中的每一個上形成覆蓋層的步驟。
9.根據(jù)權(quán)利要求8所述的方法,其中所述覆蓋層包括TiN、Ti 和TaN中的任何一種。
10.根據(jù)權(quán)利要求1所述的方法,其中所述第一金屬層(118)和 所述第二金屬層(123)包括Ti、Co、Ni、Pt、Re、W、Pd、Ta、Nb 及其合金中的任何一種。
11.一種在半導(dǎo)體襯底上形成集成電路的方法,所述方法包括以 下步驟:
在所述半導(dǎo)體襯底(102)上形成第一和第二類型半導(dǎo)體器件(130、 140)中的每一個;
在所述第一和第二類型半導(dǎo)體器件(130、140)上淀積第一金屬 層(118);
只在所述第二類型半導(dǎo)體器件(140)上形成第一自對準(zhǔn)硅化物;
在所述第一和第二類型半導(dǎo)體器件(130、140)上淀積第二金屬 層(123);和
只在所述第一類型半導(dǎo)體器件(130)上形成第二自對準(zhǔn)硅化物。
12.根據(jù)權(quán)利要求11所述的方法,還包括在淀積所述第一金屬層 (118)之前用掩模(114)屏蔽所述第一類型半導(dǎo)體器件(130)的步 驟。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于國際商業(yè)機(jī)器公司,未經(jīng)國際商業(yè)機(jī)器公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200580041392.5/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:一種鉆探膠管
- 下一篇:編織袋生產(chǎn)切割機(jī)
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 防止技術(shù)開啟的鎖具新技術(shù)
- 技術(shù)評價裝置、技術(shù)評價程序、技術(shù)評價方法
- 防止技術(shù)開啟的鎖具新技術(shù)
- 視聽模擬技術(shù)(VAS技術(shù))
- 用于技術(shù)縮放的MRAM集成技術(shù)
- 用于監(jiān)測技術(shù)設(shè)備的方法和用戶接口、以及計(jì)算機(jī)可讀存儲介質(zhì)
- 用于監(jiān)測技術(shù)設(shè)備的技術(shù)
- 技術(shù)偵查方法及技術(shù)偵查系統(tǒng)
- 使用投影技術(shù)增強(qiáng)睡眠技術(shù)
- 基于技術(shù)庫的技術(shù)推薦方法
- 對準(zhǔn)標(biāo)記,對準(zhǔn)方法和對準(zhǔn)系統(tǒng)
- 對準(zhǔn)裝置及對準(zhǔn)方法
- 對準(zhǔn)裝置、用于這樣的對準(zhǔn)裝置的對準(zhǔn)元件和對準(zhǔn)方法
- 對準(zhǔn)標(biāo)記及其對準(zhǔn)方法
- 對準(zhǔn)裝置和對準(zhǔn)方法
- 對準(zhǔn)裝置及對準(zhǔn)方法
- 使用物理對準(zhǔn)標(biāo)記和虛擬對準(zhǔn)標(biāo)記進(jìn)行對準(zhǔn)
- 使用物理對準(zhǔn)標(biāo)記和虛擬對準(zhǔn)標(biāo)記進(jìn)行對準(zhǔn)
- 對準(zhǔn)裝置和對準(zhǔn)方法
- 對準(zhǔn)裝置及對準(zhǔn)方法





