[發明專利]適用于雙相脈沖調制的寬窗口解碼器電路

無效

• 申請號: 200580038232.5
• 申請日: 2005-08-08
• 公開（公告）號: CN101065902A
• 公開（公告）日: 2007-10-31
• 發明（設計）人: D·S·科恩
• 申請（專利權）人: 愛特梅爾股份有限公司
• 主分類號: H03K9/08
• 分類號: H03K9/08;H03K7/08;H04B14/04
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 錢慰民

技術領域

本發明涉及適用于解調接收信號以恢復其所攜帶的數字數據的電子解碼器電路，尤其涉及與所使用的信號調制類型特別有關的這種數據恢復。

背景技術

不同類型的通信信號一般是根據調制類型來分類的。各種不同形式的調制方式各自都具有與其所使用的具體應用有關的優點和缺點。選擇特定調制方式的一些考慮因素包括帶寬、功耗需求，以及信號傳播誤差的潛在可能和原始信息的恢復。在使用電容性負載傳輸線時就特別需要尋求低功耗。對于數字數據而言，已調制信號是自定時還是需要單獨的基準時鐘可能是十分重要的。調制和解調電路是相對簡單還是復雜也可能是決定選擇特定調制形式中的一個因素。

每種類型的信號調制都具有專用于執行解調和數據恢復的解碼器電路。例如，授予Harada的美國專利No.5,614,861記載了一種適用于相位調制信號特別是四相相移鍵控(QPSK)信號的解調的系統，該系統采用了一組相位檢測器，其中每個相位檢測器的一個輸入接收所要解調的信號。至少有另一個輸入用于接收來自鎖相環(PLL)所控制的時鐘發生電路的具有指定的、對每個相位檢測器不同的相位延遲的基準時鐘。隨后，將相位檢測的結果輸入至由邏輯門構成的數據生成電路，以將檢測結果轉換成一對數據位。

因此就需要適用于低功率、高帶寬、脈沖寬度類型的信號調制的解碼器電路。

發明內容

本發明是一種適用于處理雙相脈沖調制(DPPM)信號以恢復該信號所攜帶的數據的解碼器電路。DPPM信號是一系列其持續時間(或者“脈沖寬度”)表示連續M位的數據位組的高和低的脈沖的串行流的形式。M位組的2^M種可能的數據值各自唯一對應于2^M種不同的脈沖寬度中的一種。高信號脈沖和低信號脈沖均表示M位數據。解碼器可以在不需要獨立的或者恢復的時鐘的條件下將這一系列信號脈沖轉換回數據位的有序序列。

更具體地說，每個高或低信號脈沖各自的脈沖寬度可以通過管道式傳送已調制信號通過一個短延遲鏈隨后在一組邏輯“與”門中將各延遲的輸出與原始的未延遲信號組合來確定。延遲鏈提供選擇成使得重疊的延遲和未延遲信號可生成從表示每一個可能的M位數據值的邏輯門生成比較結果的唯一組合的指定的延遲。根據傳入信號脈沖的長度，“與”門電路可輸出或不輸出高脈沖。邏輯“與”門的輸出與相應的觸發寄存器的時鐘輸入耦合，以將其從原先的狀態設置成相反的狀態，由此來存儲各個邏輯“與”門的比較值。來自觸發器的寄存的輸出可以由解碼邏輯裝置來詮釋，以確定連續脈沖寬度并將所確定的脈沖寬度轉換成相應的若干M位數據組。由于從傳入脈沖的長度推導出經解碼數據，因此就實現了解碼功能。

解碼器電路可以采用數個分離的高和低脈沖寬度確定電路來實現，各個電路基本相同，其中專用于確定高脈沖的寬度的電路模塊耦合成直接從信號輸入接收DPPM信號的，而專用于確定低脈沖的寬度的電路模塊通過信號反相器耦合至信號輸入。由兩個電路模塊所恢復的若干數據位組隨后在并行輸出寄存器中被交織并組合成數據字。然而，也可對高和低脈沖相位兩者采用單個脈沖寬度確定電路來實現解碼器。

附圖說明

圖1是根據本發明的適用于表示相應的一組雙位數據碼元的一組不同脈沖持續時間的DPPM脈沖的圖示意(信號數值相對于時間)。

圖2A和2B是根據本發明的對應于一組示例數據的DPPM脈沖串的圖示，，示出在單個100ns系統時鐘周期內一系列9個高和低持續脈沖的傳送。

圖3是根據本發明的具有高脈沖和低脈沖寬度解碼器的示例性DPPM解碼器電路的模塊級示意圖。

圖4是示出適用于圖3的DPPM解碼器的示例性高脈沖寬度解碼器的細節的模塊級示意圖。低脈沖寬度解碼器基本相同。

圖5A至5D是數組圖示說明在高和低脈沖寬度解碼器中的延遲鏈和邏輯“與”門分別對4ns、6ns、8ns和10ns脈沖寬度的操作的時序圖。

圖6是適于在圖3和圖4的高和低脈沖寬度解碼器中使用的示例性解碼邏輯的示意圖。

圖7是圖示說明適用于DPPM信號脈沖的過濾掉目標窗口之外的假脈沖的時序圖。

具體實施方式

本發明是一種將雙相脈沖調制(DPPM)信號轉換回其數字數據表示的解碼器電路(圖3至圖5示出其實施例)。

本發明所解碼的DPPM信號