[發(fā)明專利]特征故障相關(guān)

有效

• 申請(qǐng)?zhí)枺?/td>: 200580029114.8
• 申請(qǐng)日: 2005-10-03
• 公開(kāi)（公告）號(hào): CN101014955B
• 公開(kāi)（公告）日: 2010-09-08
• 發(fā)明（設(shè)計(jì)）人: 大衛(wèi)·阿貝爾克龍比;伯恩德·卡爾·費(fèi)迪南德·克內(nèi)曼
• 申請(qǐng)（專利權(quán)）人: 明導(dǎo)公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 中原信達(dá)知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11219
• 代理人: 張煥生;謝麗娜

相關(guān)申請(qǐng)

本申請(qǐng)要求在2004年10月1日提交的名稱為“通過(guò)DFT滿足納米DPM要求”申請(qǐng)人為David?Abercrombie等的臨時(shí)美國(guó)申請(qǐng)No.60/615,329的優(yōu)先權(quán)并且是該臨時(shí)申請(qǐng)的部分繼續(xù)，該臨時(shí)申請(qǐng)通過(guò)引用全部包括在這里作為參考。

技術(shù)領(lǐng)域

本發(fā)明涉及輔助集成電路的設(shè)計(jì)的多種技術(shù)和工具。本發(fā)明的各個(gè)方面特別地可應(yīng)用于使用測(cè)試數(shù)據(jù)來(lái)確定最可能導(dǎo)致集成電路發(fā)生故障的集成電路的物理特征。

背景技術(shù)

微電路裝置，通常稱作“集成電路”，被用在多種產(chǎn)品中，從汽車到微波爐到個(gè)人計(jì)算機(jī)。設(shè)計(jì)和制造集成電路涉及很多步驟；這已變成眾所周知的“設(shè)計(jì)流”，具體的步驟高度依賴于微電路的類型、復(fù)雜度、設(shè)計(jì)團(tuán)隊(duì)以及集成電路制造商或工廠。對(duì)于所有設(shè)計(jì)流，有幾個(gè)步驟是通用的：首先，典型地利用硬件設(shè)計(jì)語(yǔ)言(HDL)來(lái)邏輯建模設(shè)計(jì)規(guī)格。然后利用軟件和硬件“工具”通過(guò)運(yùn)行軟件仿真程序和/或硬件仿真器來(lái)驗(yàn)證在設(shè)計(jì)流的多個(gè)階段處的設(shè)計(jì)，以及校正設(shè)計(jì)中的錯(cuò)誤。

在確認(rèn)了邏輯設(shè)計(jì)的正確性后，通過(guò)綜合軟件將邏輯設(shè)計(jì)轉(zhuǎn)換為設(shè)計(jì)數(shù)據(jù)。該設(shè)計(jì)數(shù)據(jù)，經(jīng)常稱為“網(wǎng)表(netlist)”，表示將獲得期望邏輯結(jié)果的指定電子器件，例如晶體管、電阻、電容以及它們的相互連接。在該階段也可以使用每個(gè)器件的假設(shè)特征速度來(lái)進(jìn)行對(duì)于時(shí)序的初步估計(jì)。該“網(wǎng)表”也可以被視為對(duì)應(yīng)于在典型電路圖中所示出表示的級(jí)(level)。

電路元件之間的關(guān)系一旦建立，設(shè)計(jì)再次轉(zhuǎn)換為描述指定幾何要素的物理設(shè)計(jì)數(shù)據(jù)。這些幾何要素定義了將利用多種材料創(chuàng)建的形狀，用以形成電路元件。定制版圖編輯器(custom?layout?editor)，例如Mentor?Graphics公司的IC?Station或Cadence公司的Virtuoso通常用于該任務(wù)。

也可以使用自動(dòng)布局布線工具來(lái)定義物理版圖，尤其是將用于將邏輯元件互相連接的布線。

因此，物理設(shè)計(jì)數(shù)據(jù)表示通常通過(guò)光刻工藝寫(xiě)在掩膜上以制造期望的微電路器件的圖案。集成電路的每個(gè)層(layer)在物理數(shù)據(jù)庫(kù)中具有對(duì)應(yīng)的層表示，以及由這種層表示中的數(shù)據(jù)描述的幾何形狀來(lái)限定電路元件的相對(duì)位置。例如，注入層的層表示的形狀限定將發(fā)生摻雜的區(qū)域；在相互連接層的層表示中的線形狀限定金屬導(dǎo)線的定位以連接元件等。然后生產(chǎn)設(shè)備或“加工者(fab)”將使用這種掩膜制造集成電路。每個(gè)加工者指定其自己的物理設(shè)計(jì)參數(shù)，從而與他們的過(guò)程、設(shè)備和技術(shù)相符。

隨著微電路器件的重要性的增長(zhǎng)，設(shè)計(jì)者和制造者繼續(xù)改進(jìn)這些器件。例如，每年微電路器件制造者都在開(kāi)發(fā)新的技術(shù)，使得如可編程微處理器的微電路器件更復(fù)雜且尺寸更小。微處理器現(xiàn)在利用多于5千萬(wàn)個(gè)晶體管制造而成，很多晶體管僅有90nm的尺寸。隨著微電路器件變得更復(fù)雜以及它們的電路元件變得更小，它們也變得更難以正確制造。例如，傳統(tǒng)的微電路器件可能具有幾百萬(wàn)個(gè)不同連接，即使是單個(gè)連接的斷路或短路也可以導(dǎo)致微電路的操作發(fā)生故障。

傳統(tǒng)上，通過(guò)減少在制造過(guò)程期間造成的缺陷的數(shù)量來(lái)增加集成電路的制造成品率是制造集成電路的制造者的責(zé)任。典型地，制造者將在初始制造運(yùn)行之后識(shí)別缺陷，然后在后續(xù)制造運(yùn)行的制造過(guò)程或設(shè)備中進(jìn)行改變，期望可以避免已識(shí)別的缺陷以及改進(jìn)集成電路的制造成品率。然而，以納米幾何學(xué)構(gòu)造的現(xiàn)代集成電路的設(shè)計(jì)和制造過(guò)程的復(fù)雜度卻已經(jīng)導(dǎo)致了僅由于在設(shè)計(jì)和制造過(guò)程之間的相互作用而產(chǎn)生的缺陷數(shù)量的極大增加。結(jié)果，制造者很難識(shí)別制造過(guò)程或設(shè)備中的那些可減少新類型缺陷的改變。在很多情況下，由于太難或成本太高以至于甚至不能在制造過(guò)程期間檢測(cè)這些新的缺陷類型。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例有益地提供一種技術(shù)，用于確定在集成電路設(shè)計(jì)中的已知特征將在制造過(guò)程期間導(dǎo)致缺陷的可能性。更具體地，本發(fā)明的一些實(shí)現(xiàn)識(shí)別包含有已識(shí)別設(shè)計(jì)特征的多個(gè)邏輯單元，以及確定在多個(gè)這樣的邏輯單元的每個(gè)中發(fā)生的設(shè)計(jì)特征的量。這些實(shí)現(xiàn)然后還獲得至少對(duì)應(yīng)于這些邏輯單元的集成電路部分的故障率。通過(guò)將故障率與特征發(fā)生(occurrence)量相關(guān)聯(lián)來(lái)確定特征故障系數(shù)，該特征故障系數(shù)指示該特征將導(dǎo)致缺陷的可能性。