[發明專利]具有外延的C49-硅化鈦（TiSi2）層的半導體裝置及其制造方法

無效

• 申請號: 200410004627.0
• 申請日: 2004-02-20
• 公開（公告）號: CN100501954C
• 公開（公告）日: 2009-06-17
• 發明（設計）人: 李文根;李泰權;梁俊模;樸兌洙;李潤稙
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/52
• 分類號: H01L21/52;H01L21/3205;H01L21/314;H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 王學強

技術領域

本發明涉及一種半導體裝置及其制造方法；特別是涉及一種具有C49相的外延生長的硅化鈦(TiSi₂)層的半導體裝置及其制造方法。

背景技術

通常來說，以金屬來形成位線或電容器，以改善半導體裝置的性能。同時，在硅襯底與該金屬間或在硅層與該金屬間的接觸區域中形成硅化鈦(TiSi2)層，以減低接觸電阻。

利用已知的方法所形成的TiSi₂層具有多晶結構，而隨后的高溫加工(諸如硼-磷-硅酸鹽玻璃(BPSG)流動加工或電容器形成加工)會使該TiSi₂層的相從C49轉變成C59。此相轉變會產生凝塊(agglomeration)及溝紋(grooving)現象，其因此會劣化該裝置特性，例如，發生漏電流。下文中，具有C49相的TiSi₂層系指C49-TiSi₂層，同時具有C54相的TiSi₂層系指C54-TiSi₂層。第1A圖為具有TiSi₂層的已知半導體裝置的截面圖，及第1B圖為制造具有TiSi₂層的已知半導體裝置的相關加工的流程圖。

參照第1A及1B圖，在步驟S101處形成已完成預定加工的硅襯底或硅層101。然后，在步驟S102中，經由物理氣相沉積(PVD)技術在硅襯底101上沉積鈦(Ti)。

其次，在步驟S103中，于氮(N₂)環境中進行的快速熱加工(RTP)使該已沉積的Ti在與硅襯底101的界面表面處金屬硅化，而形成TiSi₂層102。同時，在該已沉積的Ti表面側形成氮化鈦(TiN)層103。在步驟S104中，在該TiN層103上形成由鋁(Al)或鎢(W)制得的金屬層104。于此，該金屬層104可用做位線、電容器、儲存節點、連接金屬線或接觸栓。

此時，可以一個步驟或二個步驟來進行該RTP。特別是，可依該RTP的加工溫度及所沉積的Ti厚度來決定TiSi₂層102具有C49或C54相。即使在Ti沉積期間形成C49-TiSi₂層，其也會在隨后的高溫加工期間轉變成熱力學穩定的C54-TiSi₂層。BPSG流動或電容器熱處理即為隨后的高溫加工實例。

但是，C54-TiSi₂層與硅襯底具有比C49-TiSi₂層與硅襯底更高的界面能，因此，具有C54相的TiSi₂層會由于在隨后的高溫加工期間產生新的晶核及晶粒生長而凝塊。結果，接觸電阻及漏電流會增加。

同樣地，在C54-TiSi₂層中會發生將造成晶粒尺寸減小而減低熱力學能量的溝紋現象。由于此溝紋現象，該C54-TiSi₂層的厚度會變得更不均勻，因此增加TiSi₂層的粗糙度。因此，溝紋現象變成增加接觸電阻及漏電流的因素。

因此，為了在TiSi₂層與硅襯底間維持該接觸的低接觸電阻，重要的是形成熱力學穩定的TiSi₂層，以便在隨后的高溫加工期間不發生其它的TiSi₂層相轉變及凝塊。形成此與硅襯底具有低界面能的TiSi₂層可能是獲得上述效果的唯一方法。

發明內容

因此，本發明的目的是提供一種能夠防止硅化鈦(TiSi₂)層凝塊及溝紋化的半導體裝置，該目的可通過外延生長具有C49相及低界面能的TiSi₂層而達成，該TiSi₂層不會在高溫加工期間產生TiSi₂層的相轉變；及提供其制造方法。

因此，本發明的另一個目的是提供一種具有外延生長的TiSi₂層的半導體裝置，該TiSi₂層具有C49相及低界面能，因此可減低漏電流及接觸電阻；及其制造方法。

根據本發明的一個方面，提供一種半導體裝置，其包括：硅層；在該硅層上形成的絕緣層，其中打開部分絕緣層以形成暴露出部分硅層的接觸孔；外延生長的硅化鈦層，其具有C49相且形成在位于接觸孔內的暴露的硅襯底上；及金屬層，其形成在硅化鈦層的上表面上。