[其他]沉積垂直方向電阻的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 101986000007982
• 申請(qǐng)日: 1986-11-28
• 公開(kāi)（公告）號(hào): CN1005880B
• 公開(kāi)（公告）日: 1989-11-22
• 發(fā)明（設(shè)計(jì)）人: 利澳波多·D·邱;陳士歐;林義雄
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 代理公司: 中國(guó)專利代理有限公司
• 代理人: 吳增勇;肖春京

經(jīng)過(guò)改良的、用于ＭＯＳ集成電路的電阻。在一層隔離兩個(gè)導(dǎo)電區(qū)域的絕緣層里開(kāi)一個(gè)孔。通過(guò)等離子增強(qiáng)的化學(xué)氣相沉積法，如同富硅氮化物的鈍化材料便被沉積在該窗口之中，該沉積物與兩個(gè)導(dǎo)電區(qū)都接觸、從而在這兩區(qū)之間形成垂直方向的電阻。

本發(fā)明涉及金屬氧化物半導(dǎo)體（MOS）集成電路領(lǐng)域，尤其涉及到在這種電路中電阻元件的生成。

在MOS工藝的早期階段，作為集成電路的電阻元件是由基片中的擴(kuò)散區(qū)、諸如多晶硅等類元件構(gòu)成。這些電阻元件在集成電路中所占的面積比較大，隨著要求高密度的更復(fù)雜電路的出現(xiàn)，其應(yīng)用就不那么廣了。

缺乏適用于高密度半導(dǎo)體集成電路的電阻，導(dǎo)致了避免使用電阻。為了在電路中用更少量的電阻，對(duì)電路要精心設(shè)計(jì)，而在很多情況下則用晶體管取代電阻作為負(fù)載元件。例如，一個(gè)靜態(tài)存儲(chǔ)單元，按慣例已被設(shè)計(jì)為六個(gè)晶體管的雙穩(wěn)態(tài)電路，其中有二個(gè)晶體管用作負(fù)載元件。

用離子注入?yún)^(qū)域作為電阻元件的方法在下述美國(guó)專利中已作了描述，即美國(guó)專利號(hào)4，246，692（注入?yún)^(qū)埋置在場(chǎng)氧化層下面），美國(guó)專利號(hào)4，110，776（注入電阻在場(chǎng)氧化層上面），美國(guó)專利號(hào)4，209，716（注入電阻在第二層多晶硅中）以及美國(guó)專利號(hào)4，330，931（多晶硅和鎢的復(fù)合元件）。據(jù)本申請(qǐng)人所知，與本發(fā)明最接近的現(xiàn)有技術(shù)有以下幾個(gè)實(shí)例：垂直方向埋置多晶硅電阻元件，這由YosKio Sahai等人提出，見(jiàn)1984年9月匯編的《1984超大規(guī)模集成電路技術(shù)論文集》（1984 Symposium on VLSI Technology Digest of Technical Papers）第6-7頁(yè);離子注入多晶硅電阻元件，這在美國(guó)專利號(hào)4，416，049中作了說(shuō)明;等離子體增強(qiáng)的化學(xué)氣相沉積，這由A.C.Adams提出，見(jiàn)S.M.Sze編輯、1983年McGraw H 11出版的《超大規(guī)模集成電路技術(shù)》（VLSI Technology）第93至129頁(yè)。

這些現(xiàn)有技術(shù)均有其自身帶來(lái)的困難。由于多晶硅的導(dǎo)電性，要達(dá)到所需電阻值，要求較長(zhǎng)的電阻通道，從而需要比較大的多晶硅電阻，許多現(xiàn)有技術(shù)需要嚴(yán)格的掩蔽工序，以使多晶硅負(fù)載電阻的長(zhǎng)度和寬度達(dá)到必要的精確度。用了多晶硅負(fù)載電阻，還可能造成表面輪廓高，從而導(dǎo)致最終制成的電路上的薄膜破裂。多晶硅中硼或磷摻雜劑的擴(kuò)散率高，這給利用高電阻的多晶硅區(qū)域作為負(fù)載元件增添了困難。

本發(fā)明是與先有技術(shù)不同的。本發(fā)明把用等離子體增強(qiáng)的化學(xué)氣相沉積的富硅氮化物（silicon-rich nitride）薄膜作為接點(diǎn)窗口負(fù)載元件（Contact-Window-load device）。雖然這薄膜含有與氮化物交雜的微量多晶硅，但它不是多晶硅，并在很多方面優(yōu)于用作電阻元件的多晶硅。

在這里描述的是一個(gè)用于MOS集成電路的經(jīng)過(guò)改進(jìn)的電阻元件。這電阻元件作為由一個(gè)絕緣層隔離的兩個(gè)導(dǎo)電區(qū)之間的接點(diǎn)窗口負(fù)載元件。絕緣層中開(kāi)有一個(gè)孔，等離子體增強(qiáng)的化學(xué)氣相沉積（PECVD）富硅（Si）氮化物被沉積和成型，結(jié)果在這接點(diǎn)窗口上留下富硅氮化物。該富硅氮化物薄膜與兩個(gè)導(dǎo)電區(qū)（絕緣層的上面和下面）都接觸，并形成這兩個(gè)導(dǎo)電區(qū)之間的垂直方向的電阻。

這種等離子體方法能用于在低溫下進(jìn)行該富硅薄膜的沉積，并提供半導(dǎo)體器件中的電阻負(fù)載，雖然最佳實(shí)施例說(shuō)明該電阻材料用于存儲(chǔ)單元中，但是本領(lǐng)域的專業(yè)人員將明白這項(xiàng)技術(shù)也可用于其他集成電路。

圖1是部分硅基片的橫剖正視圖，它包括場(chǎng)氧化層、襯底氧化層和氮化物層。

圖2描述柵氧化層的沉積和埋置在柵氧化層中的接點(diǎn)孔。

圖3描述多晶硅層和鎢-硅層的沉積以及埋置的接點(diǎn)氮離子區(qū)域的沉積。

圖4描述源/漏區(qū)的腐蝕和沉積。

圖5描述氧化層的生長(zhǎng)。

圖6描述玻璃薄膜層的沉積。

圖7描述用于裝入電接點(diǎn)的窗口的開(kāi)孔。

圖8描述用于制成垂直方向電阻的富硅氮化物的沉積。

圖9描述敷設(shè)電接點(diǎn)的金屬噴鍍步驟。