[其他]“晶體管-晶體管邏輯到互補(bǔ)型金屬-氧化物-半導(dǎo)體”的輸入緩沖器

在審

• 申請?zhí)枺?/td>: 101986000003513
• 申請日: 1986-05-24
• 公開（公告）號: CN1005674B
• 公開（公告）日: 1989-11-01
• 發(fā)明（設(shè)計）人: 霍瓦德·克雷頓·基施
• 申請（專利權(quán)）人: 美國電話電報公司
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會專利代理部
• 代理人: 陸麗英

一種ＴＴＬ到ＣＭＯＳ輸入緩沖器，當(dāng)ＴＩＬ輸入信號是相當(dāng)?shù)偷倪壿嫞睍r，該緩沖器能阻止靜態(tài)電流流過。突變檢測器對ＴＴＬ邏輯輸入信號起作用，連通在正電源ＶＤＤ和ＣＭＯＳ第一變換器（３０）的輸入端之間的電壓提升電路，檢測輸入信號從“０”到“１”的突變，并把ＴＴＬ邏輯１信號提升到能阻止ＣＭＯＳ變換器中的Ｐ溝道晶件管（３２）導(dǎo)通的電平。然后，電壓提升電路與此管的輸入端斷開，使此輸入端不被正電流充電。

本發(fā)明涉及一種用于防止電流流過的“TTL（晶體管-晶體管邏輯）到CMOS”（互補(bǔ)型金屬-氧化物-半導(dǎo)體）的輸入緩沖器。

對于很多應(yīng)用來說，人們希望提供一種電路，該電路能實現(xiàn)晶體管-晶體管邏輯（TTL）的電平和互補(bǔ)型金屬氧化物半導(dǎo)體（CMOS）的邏輯電平間的接口。具體地說，TTL邏輯電平標(biāo)稱值是+2.4V為邏輯“1”，0.4V為邏輯“0”，而相應(yīng)的CMOS電平標(biāo)稱值是+5.0V和0.0V。這種普通的接口電路-在技術(shù)上也稱之為“輸入緩沖電路”-包括一個p溝道MOS（金屬-氧化物-半導(dǎo)體）晶體管和一個n溝道MOS晶體管，它們串聯(lián)在正電源VDD（通常為5V）和地之間。這兩個器件的柵極連在一起，對TTL的輸入信號起作用。這兩個晶體管的漏極也連在一起，提供CMOS輸出信號。在理想情況下，這對晶體管中的一個總是“截止”的，防止任何電流從VDD經(jīng)過這對晶體管流到地。但是，實際上并非是如此，具體地說，TTL輸入電平2.4V為邏輯“1”，而當(dāng)邏輯“0”的輸入電平稍大于0.4V，例如為0.8V時，就會出問題。此時兩個晶體管可能都“導(dǎo)通”，電流將經(jīng)過這對晶體管流到地。

第4，471，242號美國專利中提出了一種解決方法。按照這種方法，由于引入一個與TTL輸入信號邏輯“1”的最低電平相匹配的基準(zhǔn)電壓，因此抵消了流過器件的電流。此基準(zhǔn)電壓作為p溝道晶體管電源電壓加壓在VDD處，于是當(dāng)其柵極電壓處于TTL輸入信號邏輯“1”的最低電平時，阻止了p溝道晶體管轉(zhuǎn)為“導(dǎo)通”。但是，這種方法有一個問題，那就是由于減小了p溝道晶體管電源電壓，而使緩沖器電路的工作范圍受到了限制。由于降低了使晶體管工作的所需電壓，從而該器件的工作速度就會減慢。這在很多應(yīng)用情況中都是不能容許的。

另一種解決方法是可以改變p溝道和n溝道晶體管的實際尺寸，來阻止靜態(tài)電流的流通。然而，這種解決方法是不切實際的，因為這需要附加屏蔽層，這又要增加處理的時間。另外，用這種方法精確地控制器件尺寸以使器件給出一致的所需門限電壓是很困難的。

因此，在先有技術(shù)中遺留下的問題是：需要一種無靜態(tài)電流流過的、不需附加處理過程的、能在整個0-5V的CMOS電源電平工作的“TTL到CMOS”的輸入緩沖器。

這里提出一種“TTL到CMOS”的輸入緩沖器，它采用了一個突變檢測器和一對附加的MOS器件以便在TTL輸入信號的邏輯“1”比較低電平時，阻止靜態(tài)電流流過。

圖1示出一種先有技術(shù)、簡單的CMOS變換器，它可以用來將TTL邏輯電平的輸入信號轉(zhuǎn)變?yōu)镃MOS邏輯電平的輸出信號;

圖2是圖1所示器件的電壓傳輸函數(shù)以及靜態(tài)電流圖;

圖3示出一種按照本發(fā)明，無靜態(tài)電流流過的典型的“TTL到CMOS”的輸入緩沖器。