[其他]比率乘法器式非整數分頻電路

在審

• 申請號: 101986000001616
• 申請日: 1986-03-13
• 公開（公告）號: CN1003552B
• 公開（公告）日: 1989-03-08
• 發明（設計）人: 桑克·麥爾加特
• 申請（專利權）人: 德國ITT工業有限公司
• 代理公司: 中國國際貿易促進委員會專利代理部
• 代理人: 王棟令

1、用于除數包含整數和小數的比率乘法器式分頻電路，它具有一個由一個數據寄存器（r1）和一個m位的第一加法器（a1）組成的第一數字存儲器（ak1），第一加法器的輸入端與一個相當于除數小數部分的m位第一數字碼（M）相連，其第二輸入端與數據寄存器（r1）的輸出端相連，數據寄存器的輸入端則與第一加法器（a1）的輸出端相連接，

其特征在于：

-在一個n位第二加法器（a2）的第一輸入端饋入一個相當于除數整數位的n位第二數字碼（N），其第二輸入端與第一加法器（a1）的輸出端相連，

-第二加法器（a2）的輸出端與一個（n+1）位第三加法器（a3）的第一輸入端相連，第三加法器（a3）的輸出端與一個減法器（sb）的被減數輸入端相連，而減法器（sb）的輸出端則接在一個可預置的計數器（vz）的預置輸入端（ev）上，

-將待分頻信號fi加到可預置的計數器（vz）的計數輸入端（ez）上，起動輸入端（eu）及復位輸入端（re）都與該計數器的輸出端（az）相接，每隔與預置輸入端（ev）上的值相等的脈沖后出現一個脈沖，上述輸出脈沖即為已分頻信號（fa）并為數據器（r1，r2）計時，

-把第一存儲器（ak1）輸出端的最高有效位r輸入r位第二存儲器（ak2）的輸入端，其中r符合下述關系：1＜r＜m，第二存儲器（ak2）的進位輸出端與第三加法器（a3）的第二輸入端相接，并通過一個滯后元件（v）（其滯后時間與已分頻信號（fa）的相應周期相等）與減法器（sb）的減數輸入端相連接。

2、權利要求1所述分頻電路作為鎖相環中可調分頻器的應用。