[發明專利]半導體存儲器件及其制造方法

無效

• 申請號: 02141116.6
• 申請日: 2002-07-04
• 公開（公告）號: CN1395306A
• 公開（公告）日: 2003-02-05
• 發明（設計）人: 神田昌彥
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L21/8239
• 分類號: H01L21/8239;H01L21/82;H01L27/10
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王永剛

技術領域

本發明涉及半導體器件及其制造方法，詳細地說，涉及抑制消耗電流和窄溝效應的半導體存儲器件及其制造方法。

背景技術

一般地說，閃速存儲器在芯片內部除去存儲單元之外，還具有其動作所需要的各種延遲電路、寫入/擦除用高電壓穩定化電路等。因此在芯片內部也形成有構成這些外圍電路的電阻器、晶體管等的元件。

在制造上述那樣的構成的閃速存儲器時，為了降低造價，要求制造工藝的效率化。為此，采用用大體上同一制造工藝制造構成存儲單元的單元晶體管和構成外圍電路的晶體管的辦法，來實現效率化。

圖12到圖17按工藝順序示出了閃速存儲器的現有的制造方法。如圖12所示，該閃速存儲器，在半導體襯底上具有存儲單元陣列區域(以下，叫做單元區域)和形成外圍電路的晶體管的區域(以下，叫做外圍區域)，在外圍區域內形成N溝MOSFET和P溝MOSFET。

在半導體襯底21的表面上形成了P阱區22之后，在要形成外圍區域的P溝MOS的部分的P阱區22內形成N阱區23。其次，在半導體襯底21的表面上邊的整個面上形成柵極氧化膜24，在柵極氧化膜24上邊形成第1柵極材料25。接著，在第1柵極材料25上邊依次淀積硅氮化膜26、未畫出來的硅氧化膜。其次，用光刻工序刻蝕硅氧化膜、硅氮化膜26、第1柵極材料25、柵極氧化膜24。接著，除去硅氧化膜。

其次，如圖13所示，采用以硅氮化膜26為掩模對半導體襯底21的表面進行刻蝕的辦法，形成多個槽27。

其次，如圖14所示，在使槽27的內壁氧化后，向半導體器件整個面上淀積作為元件隔離絕緣膜的硅氧化膜28，接著，使硅氧化膜28平坦化。其結果是形成由硅氧化膜28構成的元件隔離區。

其次，如圖15所示，向半導體器件整個面上淀積第2柵極材料29。該第2柵極材料29直接設置在第1柵極材料25的上邊，用這些第1柵極材料25、第2柵極材料29，在后工序中，形成存儲單元的浮置柵極。其次，用光刻工序刻蝕單元區域的硅氧化膜28上邊的第2柵極材料29。結果是在硅氧化膜28上邊的第2柵極材料29上形成縫隙30，使浮置柵極對每一個存儲單元都進行分離。然后，除去光刻膠。

其次，如圖16所示，向半導體器件上邊的整個面上，淀積例如由硅氧化膜、硅氮化膜和硅氧化膜構成的ONO膜31。

其次，如圖17所示，用光刻工序，僅僅在單元區域上形成未畫出來的光刻膠。其次，以該光刻膠為掩模，在外圍區域中，除去ONO膜31、第1柵極材料25、第2柵極材料29。其次，用使用NH₄F的濕法刻蝕除去柵極氧化膜24，接著，除去單元區域的光刻膠。

其次，用眾所周知的方法，在外圍區域中形成MOSFET的柵極氧化膜，向半導體器件上邊的整個面上淀積多晶硅膜。接著，采用用由光刻工序和RIE法施行的各向異性刻蝕對該多晶硅膜進行刻蝕的辦法，在單元區域中形成控制柵極和浮置柵極。

其次，采用對外圍區域的上述多晶硅膜，進行由光刻工序和RIE法施行的各向異性刻蝕的辦法，形成MOSFET的柵極電極。之后，進行后氧化。

其次，采用使雜質向單元區域和外圍區域擴散的辦法，形成源極·漏極區域。接著，在形成了柵極側壁后，在柵極電極上邊和擴散層的半導體襯底上邊以自對準方式形成硅化物。然后向半導體器件整個面上被覆硅氮化膜、BPSG(摻硼磷硅酸鹽玻璃)。

接著，在采用使用光刻工序、RIE法的辦法，適宜形成了接觸孔之后，例如用濺射法淀積Al布線膜。在用光刻工序、RIE法形成了布線圖形后，為了保護Al布線，淀積PSG(磷硅酸鹽玻璃)。其次，淀積硅氮化膜，用刻蝕技術除去鍵合用焊盤上邊的保護材料，制作成晶片。

如上所述，用濕法刻蝕除去外圍區域上邊的柵極絕緣膜24。為此，如圖17所示，采用使刻蝕溶液進入到硅氧化膜28和半導體襯底21之間的辦法，刻蝕硅氧化膜28，端部塌陷下來。為此，就會在硅氧化膜28與半導體襯底21之間產生空隙。在之后的工序中在淀積柵極電極時，采用把柵極電極材料埋入到該空隙內的辦法，在埋入了柵極電極材料的部分處就會產生電場集中。因此，就會在亞閾值特性中產生Kink特性，使含有該柵極電極的MOSFET的消耗電流增大。此外，還會因該MOSFET的窄溝效應惡化而產生動作速度變慢的問題。

發明內容