[發明專利]減小尺寸的堆疊式芯片大小的組件型半導體器件

無效

• 申請號: 02140589.1
• 申請日: 2002-07-10
• 公開（公告）號: CN1396657A
• 公開（公告）日: 2003-02-12
• 發明（設計）人: 木村直人
• 申請（專利權）人: 日本電氣株式會社
• 主分類號: H01L25/065
• 分類號: H01L25/065
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 朱進桂

1.一種半導體器件，其中包括：

襯底(1)；

直接或間接位于所述襯底上的第一半導體芯片(3或4)；和

位于所述第一半導體芯片上的第二半導體芯片(2)，第二半導體芯片有比所述第一半導體芯片的尺寸更大的尺寸。

2.如權利要求1所述的器件，其特征在于進一步包括處于所述第一和第二半導體芯片之間的粘結層(2a)。

3.如權利要求2所述的器件，其特征在于進一步包括連接在所述第一半導體芯片與所述襯底之間的連線(6或7)，所述粘結層有封隔所述接線的薄層部分(203)。

4.如權利要求2所述的器件，其特征在于進一步包括連接在所述第一半導體芯片與所述襯底之間的連線(6或7)，所述粘結層有封隔所述接線的凹槽部分。

5.如權利要求1所述的器件，其特征在于進一步包括粘結在所述第二半導體芯片邊緣的加強部分(202)，所述加強部分沒有對著所述第一半導體芯片。

6.如權利要求1所述的器件，其特征在于進一步包括粘結在所述第二半導體芯片邊緣的加強部分(202)，所述加強部分沒有對著所述第一半導體芯片，所述加強部分的材料與所述粘結層的材料相同。

7.如權利要求6所述的器件，其特征在于所述加強部分比所述粘結層厚。

8.一種半導體，其中包括：

襯底(1)；和

多個堆疊在所述襯底上的半導體芯片(2，3，4)，

所述半導體芯片中的上面的一個芯片大于所述半導體芯片中的下面的一個芯片，所述下面的一個芯片是緊接于所述上面的一個芯片的位于下面的一個芯片。

9.如權利要求8所述的器件，其特征在于進一步包括提供在所述半導體芯片中的所述上面的一個芯片背面的粘結層(2a)。

10.如權利要求9所述的器件，其特征在于進一步包括連接在所述半導體芯片中的所述下面的一個芯片與所述襯底之間的接線(6或7)，所述粘結層具有封隔所述接線的薄層部分(203)。

11.如權利要求9所述的器件，其特征在于進一步包括連接在所述半導體芯片中的所述下面的一個芯片與所述襯底之間的接線(6或7)，所述粘結層具有封隔所述接線的凹槽部分。

12.如權利要求8所述的器件，其特征在于進一步包括粘結在所述半導體芯片中的所述上面的一個芯片邊緣的加強部分(202)，所述加強部分沒有對著所述半導體芯片中的所述下面的一個芯片。

13.如權利要求9所述的器件，其特征在于進一步包括粘結在所述半導體芯片中的所述上面的一個芯片邊緣的加強部分(202)，所述加強部分沒有對著所述半導體芯片中的所述下面的一個芯片，

所述加強部分的材料與所述粘結層的材料相同。

14.如權利要求13所述的器件，其特征在于所述加強部分比所述粘結層厚。

15.一種半導體器件，其中包括：

襯底(1)；和

多個堆疊在所述襯底上的半導體芯片(2，3，4)，

具有最大尺寸的所述半導體芯片的一個芯片不是所述半導體芯片中的最下面一個芯片。

16.如權利要求15所述的器件，其特征在于進一步包括提供在所述半導體芯片中的所述一個芯片背面的粘結層(2a)。

17.如權利要求16所述的器件，其特征在于進一步包括連接在緊接于所述半導體芯片中的所述一個芯片下面的所述半導體芯片中的另一個芯片與所述襯底之間的接線(6或7)，所述粘結層具有封隔所述接線的薄層部分(203)。

18.如權利要求16所述的器件，其特征在于進一步包括連接在所述半導體芯片中的所述另一個芯片與所述襯底之間的接線(6或7)，所述粘結層具有封隔所述接線的凹槽部分。

19.如權利要求15所述的器件，其特征在于進一步包括粘結在所述半導體芯片中的所述一個芯片邊緣的加強部分(202)，所述加強部分沒有對著所述半導體芯片中的所述另一個芯片。