[發明專利]存儲模塊

有效

• 申請號: 02127029.5
• 申請日: 2002-07-26
• 公開（公告）號: CN1400609A
• 公開（公告）日: 2003-03-05
• 發明（設計）人: 柴田佳世子;西尾洋二
• 申請（專利權）人: 爾必達存儲器株式會社
• 主分類號: G11C11/406
• 分類號: G11C11/406;G11C7/00;G11C8/00
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 張天舒,谷惠敏

1.一種存儲模塊，它包括：

用于根據外部指令/地址信號來產生內部信號的指令/地址寄存器，且所述的指令/地址寄存器件帶有一個輸出晶體管；

被分成第一和第二兩組的多個存儲器件；

用于連接所述的指令/地址寄存器件和所述的存儲器件的布線；和

用于安裝所述的指令/地址寄存器件和所述的存儲器件的基板；

所述的布線包括：

從所述的指令/地址寄存器件延伸至第一個分支結點的第一段布線；

從第一個分支結點延伸至第二個分支結點的第二段布線；

從第一個分支結點延伸至第三個分支結點的第三段布線；

從第二個分支結點分出延伸至所述的第一組存儲器件的第四段布線；和

從第三個分支結點分出延伸至第二組存儲器件的第五段布線；和

所述的指令/地址寄存器件包括：

阻抗調節器，用于調節從所述的指令/地址寄存器件和第一段布線之間的連接點看去所述的指令/地址寄存器件的輸出阻抗，通過調節該阻抗調節器，可使所述的輸出阻抗在內部信號的工作電壓范圍內基本保持不變；和

上升時間/下降時間調節器，用于將內部信號的上升時間和下降時間調節至特定值。

2.如權利要求1所述的存儲模塊，其特征在于，所述的多個存儲器件和所述的布線均是非端接形式的。

3.如權利要求1所述的存儲模塊，其特征在于，所述的指令/地址寄存器件是包括所述的輸出晶體管并具有寄存器輸出端且所述的指令/地址寄存器件包含一與寄存器輸出端串聯在一起用作阻抗調節器的電阻器。

4.如權利要求1所述的存儲模塊，其特征在于，所述的指令/地址寄存器件是裝有一用作阻抗調節器的電阻器的指令/地址寄存器。

5.如權利要求1所述的存儲模塊，其特征在于，阻抗調節器包括第一、二兩個電阻器，所述的指令/地址寄存器件是個具有寄存器輸出端并包括與寄存器輸出端連接的第二個電阻器的指令/地址寄存器，指令/地址寄存器包含輸出晶體管和串聯連接在輸出晶體管的輸出端和寄存器輸出端之間的第一個電阻器。

6.如權利要求5所述的存儲模塊，其特征在于，第一個電阻器的電阻被設定至考慮到可能選擇的所述的存儲器件的數量的最小值，第二個電阻器的電阻被設定至在將其與第一個電阻器的電阻相加后能正確地調節所述的輸出阻抗的數值。

7.如權利要求1到6所述的存儲模塊，其特征在于，指令/地址寄存器中裝有用作上升時間/下降時間調節器的電容器。

8.如權利要求1所述的存儲模塊，其特征在于，阻抗調節器根據安裝在所述的基板上的所述的存儲器件的數量來調節所述的輸出阻抗。

9.如權利要求3或4所述的存儲模塊，其特征在于，電阻器的電阻大于輸出晶體管的導通態電阻。

10.如權利要求5所述的存儲模塊，其特征在于，第一和第二個電阻器的總電阻大于輸出晶體管的導通態電阻。

11.如權利要求1所述的存儲模塊，其特征在于，所述的上升時間和下降時間的特定值保持不變，與可能選擇的所述的存儲器件的數量無關。

12.如權利要求11所述的存儲模塊，其特征在于，內部信號的工作頻率至少為100MHz。

13.如權利要求12所述的存儲模塊，其特征在于，上升時間和下降時間在0.9納秒到2.0納秒之間。

14.如權利要求1所述的存儲模塊，其特征在于，所述的第一組存儲器件的數量比所述的第二組存儲器件的數量多出一個特定的數值，且所有存儲器件彼此基本上具有相同的輸入電容，所述的存儲模塊進一步包括：

和所述的第二組存儲器件一起被連接到第五段布線上的所述的特定數量的并具有與各存儲器件基本相同的輸入電容的虛設電容器；

其中，從第二個分支結點看去所述的第一組存儲器件的總阻抗與從第三個分支結點看去所述的第二組存儲器件和虛設電容器的總阻抗相等。

15.如權利要求14所述的存儲模塊，其特征在于，第二和第三段布線具有相同的線阻抗，第四和第五段布線具有相同的線阻抗。