[發明專利]存儲模塊有效
| 申請號: | 02127029.5 | 申請日: | 2002-07-26 |
| 公開(公告)號: | CN1400609A | 公開(公告)日: | 2003-03-05 |
| 發明(設計)人: | 柴田佳世子;西尾洋二 | 申請(專利權)人: | 爾必達存儲器株式會社 |
| 主分類號: | G11C11/406 | 分類號: | G11C11/406;G11C7/00;G11C8/00 |
| 代理公司: | 中原信達知識產權代理有限責任公司 | 代理人: | 張天舒,谷惠敏 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 存儲 模塊 | ||
技術領域
本發明一般涉及一種包括安裝在一片基板上的多個存儲器件構成的存儲模塊。特別涉及一種具有寄存器的存儲模塊(寄存型存儲模塊)以及一種具有緩沖器的存儲模塊(緩沖型存儲模塊)。
背景技術
寄存型存儲模塊是一種具有為安裝在一片基板上的多個存儲器件所共用的指令和地址(C/A)寄存器的特殊類型的存儲模塊。C/A寄存器能鎖存(暫時存儲)發往存儲模塊的指令或地址信號,再將鎖存(暫時存儲)的指令和地址信號作為內部信號輸出給有關的存儲器件。
一般來說,一臺個人計算機上要使用一個以上的其上安裝有多個存儲器件的存儲模塊。因此,如果直接由中央處理單元(CPU)或芯片組(內存控制器)將C/A信號供給各個存儲器件,則需要驅動較大的電容性負載以傳輸這些C/A信號。在這種情況下,可在每個存儲模塊上設置一個C/A寄存器以用來降低電容性負載。這樣一來,安裝在一塊存儲模塊上的存儲器件由安裝在同一存儲模塊上的C/A寄存器來驅動,而從CPU或芯片組的角度來看,C/A寄存器則是安裝在存儲模塊上的唯一負載。
常規上有多種方案均與連接C/A寄存器與多個存儲器件的總線的拓撲結構有關。已知的這種總線(下文中稱之為內部C/A總線)拓撲結構的幾個例子中包括單層布局和雙層布局。這兩種拓撲結構在本說明書的下文中被分別稱作單T-分支拓撲結構和雙T-分支拓撲結構。在http://www.chips.ibm.com/products/memorys網站上的題為“DDR同步式動態隨機讀寫存儲器寄存型雙邊接觸直插式存儲器模塊設計說明書-1.0版(DOR?SDRAM?Registered?DIMM?Design?Specification-Revision1.0)”的技術資料中介紹了一個雙T-分支拓撲結構的例子。當在存儲模塊上安裝了大量的存儲器件時,與單-T分支拓撲結構方案相比,該雙T-拓撲結構的一個優點是它可以減少從C/A寄存器向各個存儲器件傳輸信號過程中在延遲量上出現的差距。
近些年來,存儲器件行業對提高數據傳輸速率的要求越來越強烈。這就需要提高指令和地址信號的工作頻率。
以前曾采用端接總線的技術來實現高頻運轉。但是,這種技術存在會使功耗增加的缺點。
發明內容
本發明的一個發明目的是提供一種寄存型存儲模塊。該模塊采用基于非端接總線結構的雙T-分支拓撲結構,來提供改善了的高頻運轉能力。
為了克服上述有關技術存在的缺點,本發明的發明人采用性能模擬技術對現有的存儲模塊產品進行了運轉試驗。具體地說,對現有的裝有設計頻率為67MHz的C/A寄存器的存儲模塊產品在150MHz下進行了模擬測試。即使將作為C/A寄存器輸出晶體管的金屬氧化物半導體(MOS)晶體管的實體尺寸進行多種方式的改變,在不端接總線的情況下仍不能得到令人滿意的波形。要獲得令人滿意的波形,通常要采用端接總線的方法。然而,使用這種端接技術所帶來的又一個問題是會使功耗增加。因此,本發明人研究出一種在不使用終端電阻器的情況下就能獲得令人滿意的波形的方法。
一般在進行這種波形模擬試驗時,波形的檢測是通過用與某一拓撲結構的波形輸入相對應的阻抗來替代電阻器的方法進行的。舉例來說,在這種檢測中所替換上的阻抗在寄存型存儲模塊的情況下可以是與C/A寄存器輸出晶體管相對應的拓撲結構某一點的阻抗。特別是指從C/A總線的輸入端看去C/A寄存器的輸出阻抗。為了研究不同拓撲結構的可行性,在采用由上述電阻器的排列所產生的輸出阻抗的情況下,進行了模擬試驗。結果,通過使用一種非端接的雙T-分支拓撲結構而不是單T-分支拓撲結構,即便是在將頻率提高到150MHz的情況下,發明人也成功地得到了令人滿意的波形。
通過用電阻器模擬出的輸出阻抗來代替MOS晶體管,本發明人又進一步開展了其它一些模擬試驗。然而采用這種方案時不能得到令人滿意的波形。
經過仔細研究,本發明人推測產生上述問題的主要原因可能是由于晶體管不具備恒定導通態電阻,即晶體管未工作在其線性區域內。具體地說,假定產生上述問題的原因是由于從C/A總線的輸入端看去C/A寄存器輸出阻抗的不恒定性,本發明人推測若C/A總線工作在C/A寄存器的輸出阻抗基本保持不變的條件下,上述問題可能會得到解決。基于這一假設,在輸出MOS晶體管的輸出端串聯了一個電阻器以便使輸出阻抗基本保持不變,然后又重新進行了模擬試驗。結果卻仍然不能得到令人滿意的結果。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于爾必達存儲器株式會社,未經爾必達存儲器株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/02127029.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:液晶顯示裝置
- 下一篇:一種提高原油采收率的組合物





