[發(fā)明專利]化合物半導(dǎo)體裝置的制造方法

無效

• 申請?zhí)枺?/td>: 02123315.2
• 申請日: 2002-06-18
• 公開（公告）號: CN1392597A
• 公開（公告）日: 2003-01-22
• 發(fā)明（設(shè)計(jì)）人: 淺野哲郎;榊原干人
• 申請（專利權(quán)）人: 三洋電機(jī)株式會社
• 主分類號: H01L21/335
• 分類號: H01L21/335;H01L29/772
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 楊梧,馬高平

技術(shù)領(lǐng)域

本發(fā)明涉及一種化合物半導(dǎo)體裝置的制造方法，特別是涉及一種采用GaAs基板的化合物半導(dǎo)體裝置的制造方法。

背景技術(shù)

在移動電話等移動用通訊設(shè)備中，經(jīng)常使用GHz頻帶的微波，在天線切換電路和接、發(fā)信號的切換電路等中，經(jīng)常采用用于切換這些高頻信號的開關(guān)元件(例如，特開平9-181642號)。作為這些元件，由于要處理高頻率，經(jīng)常使用采用鎵、砷(GaAs)的場效應(yīng)晶體管(以下稱作FET)，隨之推進(jìn)了將所述開關(guān)電路自身集成化的單片微波集成電路(MMIC)的開發(fā)。

圖11(A)是表示GaAs?FET的斷面圖，在純GaAs基板31的表面部分，滲透n型雜質(zhì)，形成n型溝道區(qū)域32，在溝道區(qū)域32表面配置有肖特基接觸的柵極33，柵極33的兩邊，配置有與GaAs表面進(jìn)行電阻接觸的源極、漏極34、35。該晶體管利用柵極33的電位，在正下方的溝道區(qū)域32內(nèi)形成耗盡層，進(jìn)而控制源極34及漏極35之間的溝道電流。

圖11(B)是表示：采用GaAs?FET的稱為SPDT(單極雙擲)的化合物半導(dǎo)體開關(guān)電路裝置的原理性電路圖。

第一和第二FET1、FET2的源極(或漏極)與共同輸入端子IN連接，各FET1、FET2的柵極通過電阻R1、R2與第一和第二控制端子CTL-1、CTL-2連接，而且各FET的漏極(或源極)與第一和第二輸出端子OUT1、OUT2連接，在第一和第二控制端子CTL-1、CTL-2施加的信號是互補(bǔ)信號，施加H電位信號的FET接通，使施加于輸入端子IN的信號傳送到某一方的輸出端子。電阻R1、R2是為防止對交流接地的控制端子CTL-1、CTL-2的直流電位，通過柵極泄漏高頻信號而設(shè)置的。

圖12至圖20表示化合物半導(dǎo)體開關(guān)電路裝置的FET、接點(diǎn)及配線的制作方法。

在圖12中，在基板1表面形成溝道層2。

即，將基板1整個(gè)面，用大約100厚度的直通離子注入用硅氮化膜3覆蓋。然后，實(shí)施選擇性地將預(yù)定的溝道層2上的保護(hù)層4開窗的光刻程序。之后，將該保護(hù)層4作為掩膜，向預(yù)定的溝道層2實(shí)施為選擇工作層而進(jìn)行授予p-型雜質(zhì)的離子注入及授予n型雜質(zhì)的的離子注入。其結(jié)果是，在純基板1形成p-型區(qū)域5、和在其上形成n型溝道層2。

圖13中，在基板1表面形成與溝道層2的兩端鄰接的源極區(qū)域6及漏極區(qū)域7。

除去在前工序使用的保護(hù)層4，重新實(shí)施光刻程序，選擇性地將預(yù)定的源極區(qū)域6及漏極區(qū)域7上的保護(hù)層8開窗。然后將保護(hù)層8作為掩膜，在預(yù)定的源極區(qū)域6及漏極區(qū)域7，注入授予n型雜質(zhì)的離子，形成n+型源極區(qū)域6及漏極區(qū)域7。

圖14中，在源極區(qū)域6及漏極區(qū)域7，附著了作為第一層電極的電阻金屬層10，形成第一源極11及第一漏極12。

實(shí)施光刻程序，選擇性地將預(yù)定的形成第一源極11及第一漏極12的部分開窗。利用CF4等離子體將位于預(yù)定的第一源極11及第一漏極12上的硅氮化膜3除去，連續(xù)地將形成電阻金屬層10的3層AnGe/Ni/Au依次真空蒸鍍積層。之后除去保護(hù)層13，利用剝離，在源極區(qū)域6及漏極區(qū)域7上保留第一源極11及第一漏極12。接著利用合金化熱處理，形成第一源極11及源極區(qū)域6，和第一漏極12及漏極區(qū)域7的電阻結(jié)。

在圖15中，實(shí)施選擇性地將預(yù)定柵極16部分開窗的光刻程序。

圖16中，在將露出的氮化膜3干蝕刻后，將構(gòu)成柵格金屬層18的Ti/Pt/Au?3層依次真空蒸度積層。之后除去保護(hù)層14，通過剝離，形成與溝道層2聯(lián)接的柵格長0.5μm的柵極16及第一接點(diǎn)電極17。

圖17中，形成鈍化膜19后，形成第二源極及漏極23、24和配線層25。

形成柵極16之后，為了保護(hù)柵極16周邊的溝道層2，基板1表面被由硅氮化膜形成的鈍化膜19覆蓋。在該鈍化膜19上實(shí)施光刻程序，對于與第一源極及漏極11、12的聯(lián)接部分及與柵極16的聯(lián)接部分，選擇性地實(shí)施保護(hù)膜開窗，將這部分的鈍化膜19干蝕刻。之后除去保護(hù)層。