[發明專利]非易失性半導體存儲器件

無效

• 申請號: 02122195.2
• 申請日: 2002-04-13
• 公開（公告）號: CN1391232A
• 公開（公告）日: 2003-01-15
• 發明（設計）人: 龜井輝彥
• 申請（專利權）人: 精工愛普生株式會社
• 主分類號: G11C16/06
• 分類號: G11C16/06;H01L27/115
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 王岳,梁永

1.一種非易失性半導體存儲器件，其特征在于：包括：

沿相互交叉的列和行的方向分別多個排列具有一個字柵和受第1、第2控制柵控制的第1、第2非易失性存儲器元件的存儲器單元的存儲器單元陣列區；以及

驅動所述存儲器單元陣列區內的所述多個存儲器單元的各個所述第1、第2控制柵的控制柵驅動部；

所述存儲器單元陣列區具有在所述行方向分割為多個的扇區；

所述多個扇區的各個扇區具有在所述列方向分割為多個的塊；

所述控制柵驅動部對于所述多個扇區的每個扇區分別具有多個控制柵驅動器，所述多個控制柵驅動器的各驅動器設定配置于所述多個塊內的相互不同的一個以上的塊中的所有存儲器單元的所述第1和第2控制柵的電位。

2.如權利要求1的非易失性半導體存儲器件，其特征在于：

所述多個塊具有在所述列方向分割為多個大塊、以及將所述多個大塊的各個大塊在所述列方向再細分割的多個小塊；

所述多個控制驅動器的各個驅動器配置于所述多個大塊內的相互不同的一個大塊中，并且設定配置于所述多個小塊內的所有存儲器單元的所述第1和第2控制柵的電位。

3.如權利要求1的非易失性半導體存儲器件，其特征在于：

所述多個塊具有在所述列方向分割為多個的大塊、以及將所述多個大塊的各個大塊在所述列方向再細分割的多個小塊；

所述多個控制驅動器的各個驅動器設定在所述多個大塊的各個大塊中配置于相互不同的一個所述小塊中的所有存儲器單元的所述第1和第2控制柵的電位。

4.如權利要求1的非易失性半導體存儲器件，其特征在于：

所述多個控制柵驅動器在進行一個扇區內的數據消除時，對這個扇區內的所有所述第1、第2控制柵供給第1消除用高電位，在所述多個扇區的各個扇區中成批消除數據。

5.如權利要求4的非易失性半導體存儲器件，其特征在于：

在所述多個扇區的各個扇區中，設置沿所述列方向形成的多個控制柵線；

所述控制柵驅動部不經由柵電路而直接連接到配置于所述多個扇區的各個扇區中的所述多個控制柵線的各個控制柵線。

6.如權利要求5的非易失性半導體存儲器件，其特征在于：

所述多個控制柵線包括：

多個主控制柵線，直接連接到所述控制柵驅動部；以及

多個子控制柵線，將所述多個主控制柵線和所述多個存儲器單元的所述第1、第2控制柵相連接。

7.如權利要求6的非易失性半導體存儲器件，其特征在于：

在設置于所述多個扇區的各個扇區中的偶數的主控制柵線上，連接將偶數列的所述多個存儲器單元的各個存儲器單元的所述第2控制柵和奇數列的所述多個存儲器單元的各個存儲器單元的所述第1控制柵共同連接的多個子控制柵線，在設置于所述多個扇區的各個扇區中的奇數的主控制柵線上，連接將奇數列的所述多個存儲器單元的各個存儲器單元的所述第2控制柵和偶數列的所述多個存儲器單元的各個存儲器單元的所述第1控制柵共同連接的多個子控制柵線。

8.如權利要求7的非易失性半導體存儲器件，其特征在于：

在與所述多個扇區的各個扇區對應設置的所述多個控制柵驅動器的各個驅動器中，連接k條主控制柵線，

在所述多個扇區的各個扇區中，將與k條子控制柵線連接的存儲器單元組構成的各輸入輸出比特對應的存儲器塊沿所述行方向配置多個，

設置沿所述行方向延伸的多個布線，所述k條的各個主控制柵線、以及其對應的所述k條的各個子控制柵線通過所述多個布線的各個布線來分別連接。

9.如權利要求8的非易失性半導體存儲器件，其特征在于：

所述存儲器塊的沿所述行方向的存儲器單元數為4時，設定k＝4。

10.如權利要求1的非易失性半導體存儲器件，其特征在于：

在所述多個扇區的各個扇區中，還設置：

沿所述列方向形成的多個位線；以及

至少在數據的編程時和讀出時，驅動所述多個位線的位線驅動部。

11.如權利要求10的非易失性半導體存儲器件，其特征在于：

還設置消除用位線驅動部，在進行每個扇區的數據消除時，對形成于這個扇區中的所述多個位線供給第2消除用高電位。